1 |
1
실리콘 기판 표면에 형성된 제1산화막과, 상기 제1산화막 위에 폭이 좁고 양쪽 면이 수직인 형태로 형성된 Fin 액티브 영역과, 상기 Fin 액티브 영역의 양옆과 위에 형성된 게이트 터널링 산화막과, 전하를 저장시킬 수 있도록 상기 게이트 터널링 산화막과 제1산화막 표면에 형성된 플로팅 전극과, 상기 플로팅 전극 표면에 형성된 게이트 사이 산화막과, 상기 게이트 사이 산화막 표면에 형성된 컨트롤 전극을, 포함하는 플래쉬 메모리 소자
|
2 |
2
청구항 1에 있어서, 상기 Fin 액티브 영역의 폭은 1 nm에서 150 nm인 것을 특징으로 하는 플래쉬 메모리 소자
|
3 |
3
청구항 1에 있어서, 상기 플로팅 전극을 구현하기 위한 물질의 두께는 3 nm에서 300 nm인 것을 특징으로 하는 플래쉬 메모리 소자
|
4 |
4
청구항 1 또는 청구항 3에 있어서, 상기 플로팅 전극의 물질은 n+ 폴리실리콘, p+ 폴리실리콘, 일함수를 바꿀 수 있는 SiGe이나 금속물질 중에서 어느 하나인 것을 특징으로 하는 플래쉬 메모리 소자
|
5 |
5
청구항 1에 있어서, 상기 게이트 터널링 산화막의 두께는 2 nm에서 15 nm인 것을 특징으로 하는 플래쉬 메모리 소자
|
6 |
6
청구항 1 또는 청구항 5에 있어서, 상기 게이트 터널링 산화막이 Fin 액티브 영역의 양옆과 위에 같은 두께로 형성됨을 특징으로 하는 플래쉬 메모리 소자
|
7 |
7
청구항 1에 있어서, 상기 게이트 터널링 산화막의 두께보다 두껍고 500 nm 보다는 작은 제2산화막이 Fin 액티브 영역 위에 형성됨을 특징으로 하는 플래쉬 메모리 소자
|
8 |
8
청구항 1에 있어서, 상기 게이트 사이 산화막의 두께는 5 nm에서 40 nm인 것을 특징으로 하는 플래쉬 메모리 소자
|
9 |
9
청구항 1에 있어서, 상기 Fin 액티브 영역의 모서리 부분은 둥글게 형성됨을 특징으로 하는 플래쉬 메모리 소자
|
10 |
10
청구항 1에 있어서, 상기 플로팅 전극의 물질을 비등방으로 식각하여 Fin 액티브 영역의 양옆에 플로팅 전극이 스페이스 형태로 형성됨을 특징으로 하는 플래쉬 메모리 소자
|
11 |
11
실리콘 기판 표면에 형성된 제1산화막과, 상기 제1산화막 위에 폭이 좁고 양쪽 면이 수직인 형태로 형성된 Fin 액티브 영역과, 상기 Fin 액티브 영역의 양옆과 위에 형성된 게이트 터널링 산화막과, 트랩을 이용하여 전하를 저장시킬 수 있도록 상기 게이트 터널링 산화막과 제1산화막 표면에 형성된 질화막과, 상기 질화막 표면에 형성된 제3산화막과, 상기 제3산화막 표면에 형성된 컨트롤 전극을, 포함하는 플래쉬 메모리 소자
|
12 |
12
청구항 11에 있어서, 상기 게이트 터널링 산화막의 두께는 0
|
13 |
13
실리콘 기판, 제1산화막, 실리콘 필름으로 구성된 SOI 형태 웨이퍼의 실리콘 필름에 제2산화막을 형성하는 제1공정과, 패턴을 형성한 다음 식각하여 Fin 액티브 영역을 형성하는 제2공정과, Fin 액티브 영역의 양옆과 위에 게이트 터널링 산화막을 형성하는 제3공정과, 상기 게이트 터널링 산화막과 제1,2산화막 표면에 전하를 저장하는 플로팅 전극을 형성하는 제4공정과, 플로팅 전극 표면에 게이트 사이 산화막을 형성하는 제5공정과, 상기 게이트 사이 산화막 표면에 컨트롤 전극을 형성하는 제6공정을, 포함하는 플래쉬 메모리 소자의 제조방법
|
14 |
14
청구항 13에 있어서, 상기 제2공정에서 Fin 액티브 영역을 완전 공핍시키거나 부분 공핍시킴을 특징으로 하는 플래쉬 메모리 소자의 제조방법
|
15 |
15
청구항 13 또는 청구항 14에 있어서, 상기 Fin 액티브 영역을 900℃ 이상의 온도에서 건식이나 습식으로 산화하여 Fin 액티브 영역의 네 모서리를 둥글게 형성함을 특징으로 하는 플래쉬 메모리 소자의 제조방법
|
16 |
16
청구항 13에 있어서, 상기 제4공정에서 플로팅 전극의 물질을 비등방으로 식각하여 Fin 액티브 영역의 양옆에 스페이스 형태로 스페이서 플로팅 전극을 형성함을 특징으로 하는 플래쉬 메모리 소자의 제조방법
|
17 |
17
청구항 16에 있어서, 상기 게이트 터널링 산화막 양옆의 스페이서 플로팅 전극을 서로 전기적으로 독립시킴을 특징으로 하는 플래쉬 메모리 소자의 제조방법
|
18 |
18
청구항 16에 있어서, 상기 스페이서 플로팅 전극의 높이를 높이고 게이트 터널링 산화막의 두께를 두껍게 하여 컨트롤 전극과 스페이서 플로팅 전극 사이의 용량성분을 크게 함을 특징으로 하는 플래쉬 메모리 소자의 제조방법
|
19 |
19
실리콘 기판, 제1산화막, 실리콘 필름으로 구성된 SOI 형태 웨이퍼의 실리콘 필름에 제2산화막을 형성하는 제1공정과, 패턴을 형성한 다음 식각하여 Fin 액티브 영역을 형성하는 제2공정과, Fin 액티브 영역의 양옆과 위에 게이트 터널링 산화막을 형성하는 제3공정과, 상기 게이트 터널링 산화막과 제1,2산화막 표면에 트랩을 이용하여 전하를 저장하는 물질인 질화막을 형성하는 제4공정과, 질화막 표면에 제3산화막을 형성하는 제5공정과, 상기 제3산화막 표면에 컨트롤 전극을 형성하는 제6공정을
|
20 |
20
청구항 19에 있어서, 상기 전하를 저장하는 질화막을 비등방 식각에 의해 스페이서 형태로 형성함을 특징으로 하는 플래쉬 메모리 소자의 제조방법
|