| 1 |
1
소스, 드레인, 채널이 형성되는 반도체 바디, 게이트 전극 및 반도체 바디와 게이트 전극의 사이에 배치된 절연막 스택을 구비하는 시냅스 소자에 있어서, 상기 절연막 스택은,전하를 저장하거나 트랩할 수 있는 물질로 이루어져, 반도체 바디의 채널 영역위에 배치된 전하 트랩층; 강유전체 물질로 이루어진 강유전체층; 및 상기 전하 트랩층과 상기 강유전체층의 사이에 배치된 절연층;을 구비하고, 시냅스 소자의 가중치 정보가 상기 전하 트랩층에 휘발성으로 저장되고, 상기 강유전체층에 비휘발성으로 저장되도록 구성된 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 2 |
2
제1항에 있어서, 상기 절연막 스택은 절연층과 강유전체층의 사이에 배치된 플로팅 층;을 더 구비하고, 상기 플로팅 층은 전하를 저장하거나 트랩(trap)할 수 있는 물질로 구성되고, 전기적으로 플로팅된 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 3 |
3
제1항에 있어서, 상기 강유전체 층은, 단일의 강유전체 층으로 이루어지거나, 둘 또는 둘 이상의 강유전체층으로 이루어진 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 4 |
4
제3항에 있어서, 상기 강유전체층은, Hafnium Zirconium Oxide(HZO)로 이루어진 제1 및 제2 강유전체층; 및Hafnium Oxide 또는 Zirconium Oxide로 이루어져 상기 제1 및 제2 강유전체층의 사이에 배치된 제3 강유전체층;을 포함한 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 5 |
5
제1항에 있어서, 상기 절연막 스택은반도체 바디의 채널과 상기 전하 트랩층의 사이에 터널링 절연막을 구비하지 않는 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 6 |
6
제1항에 있어서, 상기 절연막 스택은 전하를 저장하거나 트랩할 수 있는 물질로 이루어지고, 상기 절연층과 상기 전하 트랩층의 사이에 배치된 추가의 전하 트랩층을 더 구비하고, 상기 전하 트랩층와 상기 추가의 전하 트랩층은 서로 상이한 유전 상수를 갖는 물질로 이루어져, 게이트 전극과 채널 영역의 사이의 전계 분포를 조절할 수 있도록 하는 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 7 |
7
제1항에 있어서, 상기 절연막 스택은,전하를 저장하거나 트랩할 수 있는 물질로 이루어지고, 상기 절연층과 상기 전하 트랩층의 사이에 배치된 추가의 전하 트랩층을 더 구비하고, 상기 전하 트랩층와 상기 추가의 전하 트랩층은 전하를 저장하는 트랩의 에너지 깊이가 서로 상이하도록 구성되어, 서로 상이한 전하 저장 특성을 갖는 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 8 |
8
제1항에 있어서, 절연층은, 전하가 저장되거나 트랩될 수 없는 물질로 구성된 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 9 |
9
제8항에 있어서, 상기 절연막 스택은, 상기 절연층과 상기 강유전체층의 사이에 배치된 추가의 절연층을 더 구비하고, 상기 추가의 절연층은 상기 절연층과는 다른 유전 상수를 갖는 물질로 이루어진 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 10 |
10
제8항에 있어서, 상기 절연막 스택은 추가의 절연층을 더 구비하고, 상기 추가의 절연층은 전하를 저장하거나 트랩할 수 있는 물질로 구성된 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 11 |
11
제1항에 있어서, 상기 소스와 드레인은,반도체 바디의 표면으로의 불순물 도핑에 의해 구현되거나, 전기적으로 유기되어 구현된 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 12 |
12
제1항에 있어서, 상기 시냅스 소자는 수직형 구조 또는 수평형 구조로 이루어지며, 상기 반도체 바디는, 반도체 박막 형태로 구현되거나 n형 또는 p형의 반도체 웰(well) 또는 반도체 기판에 구현된 것을 특징으로 하는 강유전체 기반의 시냅스 소자
|
| 13 |
13
소스와 드레인, 채널 영역이 형성되는 반도체 바디, 게이트 전극 및 반도체 바디와 게이트 전극의 사이에 배치된 절연막 스택을 구비하고, 상기 절연막 스택은, 전하를 저장하거나 트랩할 수 있는 물질로 이루어져 반도체 바디의 채널 영역위에 배치된 전하 트랩층, 강유전체 물질로 이루어진 강유전체층, 및 상기 전하 트랩층과 상기 강유전체층의 사이에 배치된 절연층을 구비하는 강유전체 기반의 시냅스 소자의 동작 방법에 있어서, (a) 상기 전하 트랩층에 시냅스 소자의 가중치 정보에 대응되는 전하를 저장하는 단계;(b) 게이트 전극에 펄스 형태의 전압을 인가하는 단계;(c) 상기 게이트 전극에 인가된 전압에 의해, 상기 전하 트랩층에 저장된 전하의 양에 따라 강유전체층이 분극되는 단계;(d) 상기 전하 트랩층에 저장된 전하는 채널 영역으로 누설되는 단계;를 구비하여, 상기 전하 트랩층에는 시냅스 소자의 가중치 정보에 대응되는 전하가 일시적으로 저장되고, 상기 강유전체층에는 시냅스 소자의 가중치 정보가 비휘발성으로 저장되는 것을 특징으로 하는 강유전체 기반의 시냅스 소자의 동작 방법
|
| 14 |
14
제13항에 있어서, 상기 (a) 단계는, (a1) 소스와 드레인 사이의 전류 흐름에 따라 반도체 바디의 채널 영역에 전하들이 이동하거나 축적되는 단계; 및(a2) 채널 영역의 전하들이 전하 트랩층에 저장되거나 전하 트랩층의 전하들이 채널로 이동하는 단계;를 구비하여, 상기 전하 트랩층에 시냅스 소자의 가중치 정보에 대응되는 전하를 일시적으로 저장하는 것을 특징으로 하는 강유전체 기반의 시냅스 소자의 동작 방법
|
| 15 |
15
제13항에 있어서, 상기 시냅스 소자는 상기 강유전체층과 상기 절연층의 사이에 전하를 저장할 수 있는 플로팅 층을 더 구비하고, 상기 플로팅 층은 상기 절연층의 유전 상수보다 큰 물질로 이루어진 것을 특징으로 하며, 상기 (a) 단계는, 상기 전하 트랩층에 시냅스 소자의 가중치 정보에 대응되는 전하를 일시적으로 저장하고,상기 전하 트랩층에 저장된 전하는 상기 절연층을 통해 상기 플로팅 층으로 이동되어 플로팅 층에 저장되는 것을 특징으로 하는 강유전체 기반의 시냅스 소자의 동작 방법
|
| 16 |
16
제1항 내지 제12항 중 어느 한 항에 따른 강유전체 기반의 시냅스 소자들이 어레이 형태로 배치되어 이루어진 것을 특징으로 하는 시냅스 어레이 어키텍쳐
|
| 17 |
17
상부 표면이 산화막으로 이루어진 기판;기판위에 위치하고, 기판 표면의 수직 방향으로 구비된 기둥 형상으로 이루어지고, 그 내부는 절연물질로 채워진 채널홀;채널홀의 표면에 위치하고, 반도체 물질이 채널홀의 표면에 구비되어 이루어진 반도체 바디(Body);반도체 바디의 외주면에 위치하는 복수 개의 제1 절연막들;반도체 바디의 외주면의 제1 측면에 위치하는 복수 개의 소스들; 상기 제1 측면과 서로 대향되는 반도체 바디의 외주면의 제2 측면에 위치하는 복수 개의 드레인들; 소스와 드레인의 사이에 위치한 반도체 바디의 외주면의 제3 측면에 위치하는 복수 개의 워드라인; 상기 반도체 바디들과 상기 워드라인들의 사이에 배치된 복수 개의 절연막 스택; 기판위에 위치하고, 기판 표면의 수직 방향으로 구비된 기둥 형태로 이루어지고, 상기 복수 개의 소스들과 전기적으로 연결된 소스 라인 전극; 및기판위에 위치하고, 기판 표면의 수직 방향으로 구비된 기둥 형태로 이루어지고, 상기 복수 개의 드레인들과 전기적으로 연결된 드레인 라인 전극;을 구비하고, 제1 절연막들과 소스들은 상기 반도체 바디의 외주면의 제1 측면에 서로 교번하여 적층되고, 제1 절연막들과 드레인들은 상기 반도체 바디의 외주면의 제2 측면에 서로 교번하여 적층되고, 제1 절연막들과 절연막 스택에 둘러싸인 워드라인들이 상기 반도체 바디의 외주면의 제3 측면에 서로 교번하여 적층되어 구비되며, 채널홀의 표면의 동일한 층에 위치한 반도체 바디, 소스, 드레인, 절연막 스택 및 워드라인은 시냅스 소자 또는 그 일부를 구성하고, 상기 제1 절연막들에 의해 서로 전기적으로 격리된 시냅스 소자들이 적층되어 스택 구조를 구성하며, 상기 절연막 스택은,전하를 저장하거나 트랩할 수 있는 물질로 이루어져, 반도체 바디의 채널 영역위에 배치된 전하 트랩층; 강유전체 물질로 이루어진 강유전체층; 및 상기 전하 트랩층과 상기 강유전체층의 사이에 배치된 절연층;을 구비한 것을 특징으로 하는 3차원 시냅스 소자 스택
|
| 18 |
18
상부 표면이 제1 산화막으로 이루어진 기판;기판위에 수직 방향으로 구비된 기둥 형상으로 이루어지고, 그 내부는 도전성 물질로 채워진 바디 전극; 바디 전극의 외주면에 위치하는 복수 개의 제1 절연막들;바디 전극의 외주면에 위치하고, 제1 절연막들과 교번하여 적층된 복수 개의 제3 산화막들;제3 산화막들의 외주면에 위치하고, 반도체 물질이 제3 산화막들의 표면에 도포되어 이루어져 바디 전극과 전기적으로 연결되고, 제1 절연막들과 교번하여 적층된 복수 개의 반도체 바디(Body);바디 전극의 제1 측면에 위치한 반도체 바디의 외주면에 위치하고, 제1 측면에 위치한 제1 절연막들과 교번하여 적층된 복수 개의 소스들; 상기 제1 측면과 서로 대향되는 바디 전극의 제2 측면에 위치한 반도체 바디의 외주면에 위치하고, 제2 측면에 위치한 상기 제1 절연막들과 교번하여 적층된 복수 개의 드레인들; 기판위에 수직 방향을 따라 구비된 기둥 형태로 이루어지고, 상기 복수 개의 소스들과 전기적으로 연결된 소스라인 전극;기판위에 수직 방향을 따라 구비된 기둥 형태로 이루어지고, 상기 복수 개의 드레인들과 전기적으로 연결된 드레인라인 전극;바디 전극의 제3 측면에 위치한 반도체 바디의 외주면에 위치하되, 제1 절연막들과 서로 교번하여 적층된 복수 개의 워드라인; 및상기 반도체 바디와 상기 워드라인의 사이에 위치한 절연막 스택; 을 구비하고, 바디 전극의 외주면의 동일한 층에 위치한 반도체 바디, 소스, 드레인, 절연막 스택 및 워드라인은 시냅스 소자 또는 그 일부를 구성하고, 상기 제1 절연막들 및 제3 산화막들에 의해 서로 전기적으로 격리된 시냅스 소자들이 적층되어 스택 구조를 구성하며, 상기 절연막 스택은,전하를 저장하거나 트랩할 수 있는 물질로 이루어져, 반도체 바디의 채널 영역위에 배치된 전하 트랩층; 강유전체 물질로 이루어진 강유전체층; 및 상기 전하 트랩층과 상기 강유전체층의 사이에 배치된 절연층;을 구비한 것을 특징으로 하는 3차원 시냅스 소자 스택
|
| 19 |
19
제17항 및 제18항 중 어느 한 항에 있어서, 상기 절연막 스택은,시냅스 소자의 가중치 정보가 상기 전하 트랩층에 휘발성으로 저장되고, 게이트 전극으로의 펄스 전압의 인가에 의해, 전하 트랩층에 저장된 정보가 상기 강유전체층에 비휘발성으로 저장되도록 구성된 것을 특징으로 하는 3차원 시냅스 소자 스택
|
