맞춤기술찾기
이전대상기술
일함수 차이를 이용한 단전자 트랜지스터 및 그 제조 방법
- 기술번호 : KST2014037001
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명은 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 채널 영역과 일함수 차이가 나는 물질을 측벽 스페이서 게이트로 형성하여, 이러한 일함수 차이로 채널에 터널링 장벽이 형성되는 성질을 이용한 단전자 트랜지스터 및 그 제조방법에 관한 것이다. |
|---|---|
| Int. CL | H01L 29/76 (2006.01.01) H01L 29/49 (2006.01.01) H01L 29/66 (2006.01.01) |
| CPC | H01L 29/7613(2013.01) H01L 29/7613(2013.01) H01L 29/7613(2013.01) |
| 출원번호/일자 | 1020100053645 (2010.06.08) |
| 출원인 | 서울대학교산학협력단 |
| 등록번호/일자 | 10-1147527-0000 (2012.05.11) |
| 공개번호/일자 | 10-2011-0133946 (2011.12.14) 문서열기 |
| 공고번호/일자 | (20120521) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2010.06.08) |
| 심사청구항수 | 23 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 대한민국 | 서울특별시 관악구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박병국 | 대한민국 | 서울특별시 서초구 |
| 2 | 이정한 | 대한민국 | 경기도 안산시 상록구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 권오준 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 서울특별시 관악구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.06.08 | 수리 (Accepted) | 1-1-2010-0365608-92 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2011.04.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2011.05.17 | 수리 (Accepted) | 9-1-2011-0042930-35 |
| 4 | 의견제출통지서 Notification of reason for refusal |
2011.07.27 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0417497-44 |
| 5 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.09.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0728626-18 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.09.20 | 수리 (Accepted) | 1-1-2011-0728639-01 |
| 7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.09.27 | 수리 (Accepted) | 4-1-2011-5195109-43 |
| 8 | 등록결정서 Decision to grant |
2012.03.14 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0149811-69 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 반도체 기판에 채널 영역을 사이에 두고 일정 거리 이격되어 형성된 소스 및 드레인 영역과;상기 채널 영역 상에 제 1 게이트 절연막을 사이에 두고 형성된 컨트롤 게이트와;상기 컨트롤 게이트와 전기적으로 격리되며 양측으로 각각 상기 채널 영역 상에 제 2 게이트 절연막을 사이에 두고 형성된 2개의 측벽 스페이서 게이트들을 포함하여 구성되되,상기 각 측벽 스페이서 게이트는 상기 채널 영역과 일함수 차이가 나는 물질로 형성되고 상기 소스 영역과 함께 접지되어 동작하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 2 |
2 제 1 항에 있어서,상기 반도체 기판은 p형 실리콘 기판이고,상기 소스 및 드레인 영역은 각각 n형 불순물 도핑층이고,상기 컨트롤 게이트는 n형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트는 금속, 금속실리사이드 및 p형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나로 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 3 |
3 제 1 항에 있어서,상기 반도체 기판은 n형 실리콘 기판이고,상기 소스 및 드레인 영역은 각각 p형 불순물 도핑층이고,상기 컨트롤 게이트는 p형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트는 금속, 금속실리사이드 및 n형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나로 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 4 |
4 제 2 항 또는 제 3 항에 있어서,상기 금속실리사이드는 TiSi2, IrSi3, Ni2Si 및 Pt2Si 중에서 선택된 어느 하나인 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 5 |
5 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 2개의 측벽 스페이서 게이트들 양측으로 절연막 측벽들이 더 형성되고,상기 채널 영역은 상기 각 절연막 측벽 하부까지 연장되어 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 6 |
6 제 5 항에 있어서,상기 제 1 게이트 절연막은 상기 제 2 게이트 절연막 보다 두껍게 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 7 |
7 제 6 항에 있어서,상기 제 1 게이트 절연막과 상기 제 2 게이트 절연막은 동일한 산화막으로 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 8 |
8 반도체 기판에 채널 영역을 사이에 두고 일정 거리 이격되어 형성된 소스 및 드레인 영역과;상기 채널 영역 상에 제 1 게이트 절연막을 사이에 두고 형성된 컨트롤 게이트와;상기 컨트롤 게이트와 전기적으로 격리되며 양측으로 각각 상기 채널 영역 상에 제 2 게이트 절연막을 사이에 두고 형성된 2개의 측벽 스페이서 게이트들을 포함하여 구성되되,상기 각 측벽 스페이서 게이트는 상기 채널 영역과 일함수 차이가 나는 물질로 형성되고,상기 채널 영역은 상기 각 측벽 스페이서 게이트 하부에서만 리세스 된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 9 |
9 제 8 항에 있어서,상기 반도체 기판은 p형 실리콘 기판이고,상기 소스 및 드레인 영역은 각각 n형 불순물 도핑층이고,상기 컨트롤 게이트는 n형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트는 금속, 금속실리사이드 및 p형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나로 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 10 |
10 제 8 항에 있어서,상기 반도체 기판은 n형 실리콘 기판이고,상기 소스 및 드레인 영역은 각각 p형 불순물 도핑층이고,상기 컨트롤 게이트는 p형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트는 금속, 금속실리사이드 및 n형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나로 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 11 |
11 제 9 항 또는 제 10 항에 있어서,상기 금속실리사이드는 TiSi2, IrSi3, Ni2Si 및 Pt2Si 중에서 선택된 어느 하나인 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 12 |
12 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,상기 2개의 측벽 스페이서 게이트들 양측으로 절연막 측벽들이 더 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 13 |
13 제 12 항에 있어서,상기 제 1 게이트 절연막은 상기 제 2 게이트 절연막 보다 두껍게 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 14 |
14 제 13 항에 있어서,상기 제 1 게이트 절연막과 상기 제 2 게이트 절연막은 동일한 산화막으로 형성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터 |
| 15 |
15 삭제 |
| 16 |
16 소정의 반도체 기판에 액티브 영역을 정의하고 상기 액티브 영역 상부에 제 1 절연막을 형성하는 제 1 단계와;상기 제 1 절연막 상부에 컨트롤 게이트 물질을 증착하고 식각하여 컨트롤 게이트를 패터닝하는 제 2 단계와;상기 컨트롤 게이트에 열 산화공정을 통하여 분리절연막을 형성하는 제 3 단계와;상기 기판 전면에 상기 반도체 기판과 일함수 차이가 나는 측벽 스페이서 게이트 물질을 증착하고 비등방성으로 식각하여 상기 컨트롤 게이트 양측으로 2개의 측벽 스페이서 게이트들을 형성하는 제 4 단계와;상기 기판 전면에 불순물 이온주입공정을 수행하여 소스/드레인 영역을 형성하는 제 5 단계를 포함하여 구성되되,상기 제 3 단계와 상기 제 4 단계 사이에 노출된 절연막을 수직으로 식각하는 공정 단계를 더 진행하여 상기 컨트롤 게이트 상단에 형성된 분리절연막 및 노출된 상기 제 1 절연막 일부를 제거하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 17 |
17 제 16 항에 있어서,상기 제 4 단계와 상기 제 5 단계 사이에 절연막 측벽을 형성하는 공정 단계를 더 진행하여 상기 2개의 측벽 스페이서 게이트들 양측으로 각각 절연막 측벽을 형성하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 18 |
18 제 17 항에 있어서,상기 반도체 기판은 p형 SOI(Silion-On-Insulator) 기판이고,상기 컨트롤 게이트 물질은 n형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트 물질은 금속, 금속실리사이드 및 p형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나이고,상기 제 5 단계의 상기 이온주입공정은 n형 불순물로 행하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 19 |
19 제 17 항에 있어서,상기 반도체 기판은 n형 SOI(Silion-On-Insulator) 기판이고,상기 컨트롤 게이트 물질은 p형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트 물질은 금속, 금속실리사이드 및 n형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나이고,상기 제 5 단계의 상기 이온주입공정은 p형 불순물로 행하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 20 |
20 소정의 반도체 기판에 액티브 영역을 정의하고 상기 액티브 영역 상부에 제 1 절연막을 형성하는 제 1 단계와;상기 제 1 절연막 상부에 컨트롤 게이트 물질을 증착하고 식각하여 컨트롤 게이트를 패터닝하는 제 2 단계와;상기 컨트롤 게이트에 열 산화공정을 통하여 분리절연막을 형성하는 제 3 단계와;상기 기판에 노출된 절연막을 수직으로 식각하여 상기 컨트롤 게이트 상단에 형성된 분리절연막 및 노출된 상기 제 1 절연막을 제거하는 제 4 단계와;상기 기판 전면에 제 1 희생 절연물질을 증착하고 비등방성으로 식각하여 상기 컨트롤 게이트 양측으로 2개의 절연 측벽 스페이서들을 형성하는 제 5 단계와;상기 기판 전면에 제 2 희생 절연물질을 증착하고 상기 2개의 절연 측벽 스페이서들이 노출되도록 평탄화 공정을 수행하는 제 6 단계와;상기 2개의 절연 측벽 스페이서들을 제거하여 상기 반도체 기판이 드러나도록 하고, 열 산화공정을 통하여 상기 드러난 반도체 기판을 일정 깊이로 리세스 시키며 제 2 절연막을 형성시키는 제 7 단계와;상기 제 2 절연막 상의 상기 2개의 절연 측벽 스페이서들이 제거된 공간에 상기 반도체 기판과 일함수 차이가 나는 측벽 스페이서 게이트 물질을 채워 상기 컨트롤 게이트 양측으로 2개의 측벽 스페이서 게이트들을 형성하는 제 8 단계와;상기 제 2 희생 절연물질을 제거하고 상기 기판 전면에 불순물 이온주입공정을 수행하여 소스/드레인 영역을 형성하는 제 9 단계를 포함하여 구성된 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 21 |
21 제 20 항에 있어서,상기 제 9 단계의 상기 불순물 이온주입공정을 진행하기 전에 상기 제 2 희생 절연물질을 제거하고 상기 2개의 측벽 스페이서 게이트들 양측으로 절연막 측벽을 형성하는 공정 단계를 더 진행하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 22 |
22 제 21 항에 있어서,상기 제 1 절연막, 상기 제 2 절연막 및 상기 제 2 희생 절연물질은 산화막으로 동일하고,상기 제 1 희생 절연물질은 질화막이고,상기 제 6 단계의 상기 평탄화 공정은 상기 2개의 절연 측벽 스페이서들을 에치 스토퍼(etch stopper)로 이용한 CMP 공정에 의한 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 23 |
23 제 20 항 내지 제 22 항 중 어느 한 항에 있어서,상기 반도체 기판은 p형 SOI(Silion-On-Insulator) 기판이고,상기 컨트롤 게이트 물질은 n형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트 물질은 금속, 금속실리사이드 및 p형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나이고,상기 제 9 단계의 상기 이온주입공정은 n형 불순물로 행하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 24 |
24 제 20 항 내지 제 22 항 중 어느 한 항에 있어서,상기 반도체 기판은 n형 SOI(Silion-On-Insulator) 기판이고,상기 컨트롤 게이트 물질은 p형으로 도핑된 실리콘계 물질이고,상기 각 측벽 스페이서 게이트 물질은 금속, 금속실리사이드 및 n형으로 도핑된 실리콘계 물질 중에서 선택된 어느 하나이고,상기 제 9 단계의 상기 이온주입공정은 p형 불순물로 행하는 것을 특징으로 하는 일함수 차이를 이용한 단전자 트랜지스터의 제조방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1147527-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20100608 출원 번호 : 1020100053645 공고 연월일 : 20120521 공고 번호 : 특허결정(심결)연월일 : 20120314 청구범위의 항수 : 23 유별 : H01L 29/775 발명의 명칭 : 일함수 차이를 이용한 단전자 트랜지스터 및 그 제조방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 471,000 원 | 2012년 05월 11일 | 납입 |
| 제 4 년분 | 금 액 | 382,200 원 | 2015년 04월 30일 | 납입 |
| 제 5 년분 | 금 액 | 382,200 원 | 2016년 01월 28일 | 납입 |
| 제 6 년분 | 금 액 | 382,200 원 | 2017년 04월 21일 | 납입 |
| 제 7 년분 | 금 액 | 487,000 원 | 2018년 04월 25일 | 납입 |
| 제 8 년분 | 금 액 | 545,440 원 | 2019년 09월 02일 | 납입 |
| 제 9 년분 | 금 액 | 501,610 원 | 2020년 05월 13일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2010.06.08 | 수리 (Accepted) | 1-1-2010-0365608-92 |
| 2 | 선행기술조사의뢰서 | 2011.04.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2011.05.17 | 수리 (Accepted) | 9-1-2011-0042930-35 |
| 4 | 의견제출통지서 | 2011.07.27 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0417497-44 |
| 5 | [명세서등 보정]보정서 | 2011.09.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0728626-18 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.09.20 | 수리 (Accepted) | 1-1-2011-0728639-01 |
| 7 | 출원인정보변경(경정)신고서 | 2011.09.27 | 수리 (Accepted) | 4-1-2011-5195109-43 |
| 8 | 등록결정서 | 2012.03.14 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0149811-69 |
| 9 | 출원인정보변경(경정)신고서 | 2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 10 | 출원인정보변경(경정)신고서 | 2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 11 | 출원인정보변경(경정)신고서 | 2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 12 | 출원인정보변경(경정)신고서 | 2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 13 | 출원인정보변경(경정)신고서 | 2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 14 | 출원인정보변경(경정)신고서 | 2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 기술번호 | KST2014037001 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 서울대학교 |
| 기술명 | 일함수 차이를 이용한 단전자 트랜지스터 및 그 제조 방법 |
| 기술개요 |
본 발명은 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 채널 영역과 일함수 차이가 나는 물질을 측벽 스페이서 게이트로 형성하여, 이러한 일함수 차이로 채널에 터널링 장벽이 형성되는 성질을 이용한 단전자 트랜지스터 및 그 제조방법에 관한 것이다. |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이센스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제정보가 없습니다 |
|---|
중요키워드
| [KST2018007075][서울대학교] | 비대칭 듀얼 게이트를 가진 반도체 소자 및 그 어레이 | 새창보기 |
|---|---|---|
| [KST2019017816][서울대학교] | 비휘발성 강유전체 메모리 소자 및 이의 구동 방법 | 새창보기 |
| [KST2015136825][서울대학교] | AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법 | 새창보기 |
| [KST2015137196][서울대학교] | 반도체 장치 및 그 제조 방법 | 새창보기 |
| [KST2018015444][서울대학교] | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 | 새창보기 |
| [KST2015136236][서울대학교] | 수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법 | 새창보기 |
| [KST2022022175][서울대학교] | 비정질 금속전극, 이를 포함하는 전자소자 및 상기 비정질 금속전극의 제조방법 | 새창보기 |
| [KST2024000048][서울대학교] | 배선 구조물 형성 방법, 이를 사용한 반도체 장치 제조 방법, 및 이를 통해 제조된 반도체 장치 | 새창보기 |
| [KST2015135738][서울대학교] | 낮은 누설전류를 갖는 반도체 메모리 소자 | 새창보기 |
| [KST2015137026][서울대학교] | ＴａＮ 쇼트키 접촉을 포함하는 질화물계 반도체 소자 및 그 제조 방법 | 새창보기 |
| [KST2015135226][서울대학교] | 비대칭 쇼트키 장벽을 이용한 ＴＦＥＴ 및 그 제조방법 | 새창보기 |
| [KST2020010724][서울대학교] | 이온 다이오드 | 새창보기 |
| [KST2014053181][서울대학교] | 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015135245][서울대학교] | 수직 양자점을 갖는 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015135071][서울대학교] | 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터 | 새창보기 |
| [KST2017015169][서울대학교] | 비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법(TUNNEL FIELD-EFFECT TRANSISTOR WITH ASYMMETRIC CHANNEL AND GATE DIELECTRIC LAYER AND FABRICATION METHOD THEREOF) | 새창보기 |
| [KST2018008809][서울대학교] | 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자 | 새창보기 |
| [KST2019018653][서울대학교] | 고유전율 측벽 스페이서를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2020004125][서울대학교] | 유전체막의 형성 방법, 반도체 소자의 제조방법 및 그에 따라 제조된 반도체 소자 | 새창보기 |
| [KST2021001930][서울대학교] | BaSnO3와 LaInO3 계면에서의 2차원 전자 가스 | 새창보기 |
| [KST2015136276][서울대학교] | ＲＦ 스퍼터링을 이용한 질화물계 반도체 소자의 제조 방법 | 새창보기 |
| [KST2015136053][서울대학교] | 산화갈륨을 이용한 질화물계 반도체 소자 | 새창보기 |
| [KST2019011756][서울대학교] | 활성영역 아래 에어갭을 갖는 반도체소자 및 그 제조방법 | 새창보기 |
| [KST2018011359][서울대학교] | 섬유형 트랜지스터, 이의 제조방법 및 섬유형 트랜지스터를 포함하는 직물형 집적 회로 | 새창보기 |
| [KST2015162940][서울대학교] | 안장형 구조를 갖는 ＭＯＳ 소자 | 새창보기 |
| [KST2015136309][서울대학교] | ＡｌＧａＮ／ＧａＮ ＨＥＭＴ 소자의 제조 방법 | 새창보기 |
| [KST2024000067][서울대학교] | 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법 | 새창보기 |
| [KST2015068225][서울대학교] | 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법 | 새창보기 |
| [KST2014036940][서울대학교] | 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조 방법 | 새창보기 |
| [KST2017017747][서울대학교] | FET형 센서 어레이(FET-TYPE SENSOR ARRAY) | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|