| 1 |
1
일측에 돌출부를 갖도록 'ㄴ'자 형으로 식각된 반도체 기판;상기 기판의 돌출부에 형성된 소스 영역;상기 돌출부의 측벽 일부와 식각된 기판 상에 형성된 측벽 절연막;상기 측벽 절연막 상에 상기 소스 영역과 마주보며 상기 측벽 절연막보다 돌출되도록 형성된 드레인 영역;상기 측벽 절연막 상에서 상기 소스 영역 및 상기 드레인 영역과 터널링 절연막을 사이에 두고 형성된 양자점;상기 양자점의 앞뒤 및 상부를 감싸며 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트를 포함하여 구성된 것을 특징으로 하는 단전자 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 측벽 절연막은 상기 소스 영역 및 상기 드레인 영역과 함께 일정 깊이와 폭을 갖는 트렌치를 형성하여 상기 양자점의 높이 및 길이를 1차적으로 결정하는 것을 특징으로 하는 단전자 트랜지스터
|
| 3 |
3
제 2 항에 있어서,상기 터널링 절연막은 상기 트렌치의 측벽에 형성되어 상기 양자점의 길이를 2차적으로 결정하는 것을 특징으로 하는 단전자 트랜지스터
|
| 4 |
4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 측벽 절연막, 상기 터널링 절연막 및 상기 게이트 절연막은 동일한 실리콘 산화막이고,상기 기판은 단결정 실리콘이고,상기 양자점은 실리콘계 물질로 형성된 것을 특징으로 하는 단전자 트랜지스터
|
| 5 |
5
제 4 항에 있어서,상기 소스 영역 및 상기 드레인 영역은 불순물 도핑층 또는 금속실리사이드로 형성된 것을 특징으로 하는 단전자 트랜지스터
|
| 6 |
6
벌크 실리콘 기판을 준비하는 제 1 단계;상기 기판의 일부를 식각하여 적어도 일측에 돌출부가 형성되도록 하는 제 2 단계;식각된 상기 기판 상에 제 1 절연막을 일정 두께로 형성하는 제 3 단계;상기 제 1 절연막 상에 드레인 물질을 증착하고 식각하여 상기 돌출부와 마주보는 상기 기판의 타측에 드레인 패턴을 형성하는 제 4 단계;이온주입공정으로 상기 돌출부 및 상기 드레인 패턴에 각각 소스 영역 및 드레인 영역을 형성하는 제 5 단계;상기 소스 영역 및 상기 드레인 영역이 일부 드러나며 트렌치가 형성되도록 상기 제 1 절연막을 식각하는 제 6 단계;상기 트렌치를 이루도록 드러난 상기 소스 영역 및 상기 드레인 영역 상에 제 2 절연막을 형성하는 제 7 단계;상기 제 2 절연막이 형성된 상기 트렌치에 양자점 물질을 채우는 제 8 단계;상기 양자점 물질을 식각하여 양자점을 형성하는 제 9 단계; 및상기 양자점 상에 제 3 절연막을 형성하고 이어 상기 제 3 절연막 상에 게이트를 형성하는 제 10 단계를 포함하여 구성된 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 7 |
7
제 6 항에 있어서,상기 제 4 단계는 상기 드레인 물질을 증착한 후 평탄화 공정을 수행한 다음 건식 식각 공정을 통하여 상기 드레인 패턴을 형성하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 8 |
8
제 6 항에 있어서,상기 드레인 물질 및 상기 양자점 물질은 실리콘계 물질이고,상기 제 2 절연막은 열 산화공정으로 형성된 실리콘 산화막인 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 9 |
9
제 6 항 내지 제 8 항 중 어느 한 항에 있어서,상기 제 3 단계에서 상기 제 1 절연막의 두께로 상기 양자점의 길이를 1차적으로 정의하고,상기 제 7 단계에서 상기 제 2 절연막의 두께로 상기 양자점의 길이를 2차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 10 |
10
제 9 항에 있어서,상기 제 6 단계에서 상기 제 1 절연막을 식각하여 형성된 상기 트렌치의 깊이로 상기 양자점의 높이를 1차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 11 |
11
제 10 항에 있어서,상기 제 9 단계에서 상기 양자점 물질의 식각은 상기 트렌치 방향과 수직한 방향으로 이빔(E-beam) 공정으로 진행하여 상기 양자점의 폭을 1차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 12 |
12
제 11 항에 있어서,상기 제 10 단계에서 상기 제 3 절연막의 형성은 열 산화공정을 포함해서 진행하여 상기 양자점의 높이 및 폭을 각각 2차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 13 |
13
벌크 실리콘 기판을 준비하는 제 1 단계;상기 기판의 일부를 식각하여 적어도 일측에 돌출부가 형성되도록 하는 제 2 단계;식각된 상기 기판 상에 제 1 절연막을 일정 두께로 형성하는 제 3 단계;상기 제 1 절연막 상에 드레인 물질을 증착하고 식각하여 상기 돌출부와 마주보는 상기 기판의 타측에 드레인 패턴을 형성하는 제 4 단계;상기 돌출부 및 상기 드레인 패턴이 일부 드러나며 트렌치가 형성되도록 상기 제 1 절연막을 식각하는 제 5 단계;상기 트렌치를 이루도록 드러난 상기 돌출부 및 상기 드레인 패턴 상에 제 2 절연막을 형성하는 제 6 단계;상기 제 2 절연막이 형성된 상기 트렌치에 양자점 물질을 채우는 제 7 단계;상기 양자점 물질을 식각하여 양자점을 형성하는 제 8 단계; 및상기 양자점 상에 제 3 절연막을 형성하고 실리사이드 공정으로 상기 돌출부 및 상기 드레인 패턴에 소스 및 드레인 영역을 형성하는 제 9 단계를 포함하여 구성된 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 14 |
14
제 13 항에 있어서,상기 제 3 단계에서 상기 제 1 절연막의 두께로 상기 양자점의 길이를 1차적으로 정의하고,상기 제 6 단계에서 상기 제 2 절연막의 두께로 상기 양자점의 길이를 2차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 15 |
15
제 13 항에 있어서,상기 제 8 단계에서 상기 양자점 물질의 식각 정도로 상기 양자점의 높이를 1차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 16 |
16
제 13 항 내지 제 15 항 중 어느 한 항에 있어서,상기 제 8 단계에서 상기 양자점 물질의 식각은 상기 트렌치 방향과 수직한 방향으로 이빔(E-beam) 공정으로 진행하여 상기 양자점의 폭을 1차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
| 17 |
17
제 16 항에 있어서,상기 제 9 단계에서 상기 제 3 절연막의 형성은 열 산화공정을 포함해서 진행하여 상기 양자점의 높이 및 폭을 각각 2차적으로 정의하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
|
