맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

수직 양자점을 갖는 단전자 트랜지스터 및 그 제조방법

  • 기술번호 : KST2015135245
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 수직 양자점을 갖는 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 실리콘 핀 형상의 채널영역 양측으로 제 1 게이트 절연막을 형성하고, 각 측면의 제 1 게이트 절연막 상에 채널을 따라 2개의 사이드 게이트와 컨트롤 게이트를 형성함으로써, 하나의 실리콘 핀에 2개의 양자점을 형성할 수 있고, 상기 사이드 게이트를 측벽 게이트로 형성함으로써, 컨트롤 게이트의 단면적을 얼마든지 줄일 수 있게 됨에 따라 상온에서도 단전자 트랜지스터의 동작 특성이 나올 수 있게 되었으며, 양자점을 수직 채널에 형성함으로써, 수직 채널 구조를 갖는 MOSFET과 동시 집적이 가능한 효과가 있다. 수직 채널, 양자점, 단전자 트랜지스터, SET
Int. CL H01L 29/76 (2006.01.01) H01L 29/66 (2006.01.01)
CPC H01L 29/7613(2013.01)H01L 29/7613(2013.01)
출원번호/일자 1020090062606 (2009.07.09)
출원인 서울대학교산학협력단
등록번호/일자 10-1069361-0000 (2011.09.26)
공개번호/일자 10-2011-0005079 (2011.01.17) 문서열기
공고번호/일자 (20110930) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.07.09)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박병국 대한민국 서울특별시 서초구
2 이정업 대한민국 충청북도 청주시 흥덕구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2009.07.09 수리 (Accepted) 1-1-2009-0418774-60
2 선행기술조사의뢰서
Request for Prior Art Search		 2011.01.04 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2011.01.19 수리 (Accepted) 9-1-2011-0005124-40
4 의견제출통지서
Notification of reason for refusal		 2011.01.20 발송처리완료 (Completion of Transmission) 9-5-2011-0039667-43
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.02.01 수리 (Accepted) 1-1-2011-0082778-64
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.02.01 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0082770-00
7 등록결정서
Decision to grant		 2011.06.23 발송처리완료 (Completion of Transmission) 9-5-2011-0345535-70
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.09.27 수리 (Accepted) 4-1-2011-5195109-43
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.01.14 수리 (Accepted) 4-1-2013-5007213-54
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.17 수리 (Accepted) 4-1-2015-5033829-92
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.05.13 수리 (Accepted) 4-1-2015-5062924-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.11.25 수리 (Accepted) 4-1-2020-5265458-48
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
SOI 기판의 매몰산화막 상에 수직한 핀 형상의 채널영역을 갖도록 패턴된 실리콘층과; 상기 채널영역의 수직한 핀의 양쪽 측면에 형성된 제 1 게이트 절연막과; 상기 제 1 게이트 절연막에 접하며 상기 매몰산화막 상에 채널방향으로 일정거리 이격되어 형성된 제 1 및 제 2 사이드 게이트와; 상기 제 1 및 제 2 사이드 게이트 각각에 제 2 게이트 절연막를 사이에 두고 상기 제 1 게이트 절연막에 접하며 상기 매몰산화막 상에 형성된 컨트롤 게이트를 포함하여 구성된 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터
2 2
제 1 항에 있어서, 상기 제 1, 2 사이드 게이트 및 상기 컨트롤 게이트는 상기 채널영역의 양 측면에 대칭적으로 형성된 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터
3 3
제 2 항에 있어서, 상기 컨트롤 게이트는 상기 채널영역을 감싸며 형성된 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터
4 4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 사이드 게이트는 상기 컨트롤 게이트 양측으로 상기 제 2 게이트 절연막을 사이에 두고 각각 측벽 게이트로 형성된 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터
5 5
SOI 기판 상에 식각률이 서로 다른 하나 이상의 하드 마스크용 물질층을 증착하고, 상기 하드 마스크용 물질층 상부에 제 1 절연성 물질 도포후 미세 패턴을 형성하는 제 1 단계와; 상기 미세 패턴을 마스크로 하여 상기 하드 마스크용 물질층을 순차적으로 식각하여 제 1 하드마스크를 형성하며 상기 SOI 기판의 실리콘층이 드러나게 하는 제 2 단계와; 상기 기판 전면에 감광막을 도포후 식각하여 제 2 하드마스크를 형성하는 제 3 단계와; 상기 제 1 하드마스크 및 상기 제 2 하드마스크를 이용하여 드러난 실리콘층을 식각하여 소스/드레인 패드 및 핀 형상의 채널영역을 형성하는 제 4 단계와; 상기 제 2 하드마스크를 제거하고, 상기 기판 전면에 제 2 절연성 물질을 증착하고 식각하여 상기 제 1 하드마스크 및 상기 핀 형상의 채널영역 중 일부가 드러나도록 트렌치를 형성하는 제 5 단계와; 상기 트렌치에 상기 채널영역으로 드러난 실리콘 핀의 양쪽 측면에 제 1 게이트 절연막을 형성하는 제 6 단계와; 상기 실리콘 핀 양측으로 제 1 게이트 절연막과 접하며 채널방향을 따라 상기 트렌치의 각 벽에 측벽으로 제 1 및 제 2 사이드 게이트를 형성하는 제 7 단계와; 상기 제 1 및 제 2 사이드 게이트의 각 노출된 부위에 제 2 게이트 절연막을 형성하는 제 8 단계와; 상기 기판 전면에 게이트 물질을 증착하고 식각하여 컨트롤 게이트를 형성하는 제 9 단계를 포함하여 구성된 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터의 제조방법
6 6
제 5 항에 있어서, 상기 제 9 단계 이후에 상기 제 2 절연성 물질을 제거하고, 상기 기판에 소정의 각도로 불순물 이온주입 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터의 제조방법
7 7
제 6 항에 있어서, 상기 불순물 이온주입 각도는 기판으로부터 5 내지 45 도인 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터의 제조방법
8 8
제 6 항에 있어서, 상기 하드 마스크용 물질층은 산화막층, 실리콘계 물질층 및 질화막층이 순차적으로 증착된 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터의 제조방법
9 9
제 8 항에 있어서, 상기 실리콘계 물질층은 다결정 실리콘 또는 비정질 실리콘이고, 상기 제 1 절연성 물질은 HSQ 또는 ZEP이고, 상기 제 2 절연성 물질은 질화물(nitride)인 것을 특징으로 하는 수직 양자점을 갖는 단전자 트랜지스터의 제조방법
10 10
제 5 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 제 5 단계의 제 2 절연성 물질 식각은 ZEP 또는 HSQ를 e-beam 감광막으로 사용하여, 트렌치 폭이 깊이의 0
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.