맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

멀티 비트 저장 가능한 메모리 장치

  • 기술번호 : KST2015117196
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 멀티 비트 저장 가능한 메모리 장치에 관한 것이다. 본 발명에 따른 멀티 비트 저장 가능한 메모리 장치는 제1 전극 및 제2 전극, 제1 전극과 제2 전극 사이에 형성되고, 히스테리시스를 나타내는 전기적으로 분극 가능한 물질을 포함하는 메모리부 및 제1 전극 및 메모리부 사이의 일부영역에 형성되고, 외부에서 전압이 인가되는 경우에 전하 트랩(charge trap)이 가능하며, 트랩된 전하에 의해 제1 전극 및 제2 전극 사이에 인가되는 전압에 의한 전기장을 상쇄하도록 하여 메모리부의 일부영역의 분극 상태를 유지시키는 전하트랩부를 포함한다. 본 발명에 따른 메모리 장치는 기존의 강유전체 또는 일렉트렛 메모리 소자와 거의 동일한 구조로 제작되면서, 메모리 밀도를 두 배 이상 집적시킬 수 있는 효과가 있다. 강유전체, 일렉트렛, 커패시터, MFSFET(metal-ferroelectric-semiconductor field effect transistor), 전하 트랩(charge trap), 멀티 비트
Int. CL H01L 27/115 (2006.01) H01L 27/04 (2006.01)
CPC H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01)
출원번호/일자 1020080136707 (2008.12.30)
출원인 한국과학기술원
등록번호/일자 10-1042519-0000 (2011.06.13)
공개번호/일자 10-2010-0078445 (2010.07.08) 문서열기
공고번호/일자 (20110620) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.12.30)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이희철 대한민국 대전 유성구
2 김우영 대한민국 대구 수성구
3 이용수 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.12.30 수리 (Accepted) 1-1-2008-0904200-63
2 선행기술조사의뢰서
Request for Prior Art Search		 2010.08.17 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2010.09.14 수리 (Accepted) 9-1-2010-0058373-98
4 의견제출통지서
Notification of reason for refusal		 2010.10.27 발송처리완료 (Completion of Transmission) 9-5-2010-0487495-93
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.12.20 수리 (Accepted) 1-1-2010-0840582-57
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.12.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0840584-48
7 등록결정서
Decision to grant		 2011.05.31 발송처리완료 (Completion of Transmission) 9-5-2011-0293956-24
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극 사이에 형성되고, 히스테리시스를 나타내는 전기적으로 분극 가능한 물질을 포함하는 메모리부; 및 상기 제1 전극 및 상기 메모리부 사이의 일부영역에 형성되고, 외부에서 전압이 인가되는 경우에 전하 트랩(charge trap)이 가능하며, 트랩된 전하에 의해 상기 제1 전극 및 상기 제2 전극 사이에 인가되는 전압에 의한 전기장을 상쇄하도록 하여 상기 메모리부의 일부영역의 분극 상태를 유지시키는 전하트랩부를 포함하는, 멀티 비트 저장 가능한 메모리 장치
2 2
제1항에 있어서, 상기 전하트랩부는 상기 메모리부의 상부 표면적의 절반보다 크거나 작은 면적을 갖도록 형성된, 멀티 비트 저장 가능한 메모리 장치
3 3
제1항에 있어서, 상기 메모리부는 강유전체 및 일렉트렛 물질 중 하나를 포함하는, 멀티 비트 저장 가능한 메모리 장치
4 4
삭제
5 5
삭제
6 6
삭제
7 7
기판 상에 형성되고, 히스테리시스를 나타내는 전기적으로 분극 가능한 물질을 포함하는 메모리부; 상기 기판의 소정 영역에 상기 메모리부를 사이에 두고 서로 이격되어 형성된 소오스 및 드레인; 상기 메모리부 상에 형성된 게이트; 및 상기 게이트와 상기 메모리부 사이 또는 상기 기판과 상기 메모리부 사이의 일부영역에 형성되고, 외부에서 전압이 인가되는 경우에 전하 트랩(charge trap)이 가능하며, 트랩된 전하에 의해 상기 메모리부로 인가되는 전압에 의한 전기장을 상쇄하도록 하여 상기 메모리부의 일부영역의 분극 상태를 유지시키는 전하트랩부를 포함하는, 멀티 비트 저장 가능한 메모리 장치
8 8
제7항에 있어서, 상기 메모리부는, 상기 전하트랩부는 상기 메모리부의 상부 표면적의 절반보다 크거나 작은 면적을 갖도록 형성된, 멀티 비트 저장 가능한 메모리 장치
9 9
제7항에 있어서, 상기 메모리부는 강유전체 및 일렉트렛 물질 중 하나를 포함하는, 멀티 비트 저장 가능한 메모리 장치
10 10
삭제
11 11
삭제
12 12
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.