맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비대칭 쇼트키 장벽을 이용한 ＮＯＲ형 플래시 기억 소자및 그 제조 방법

  • 기술번호 : KST2015140796
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자가 개시된다. 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자의 제조 방법에 있어서, 반도체 기판에 불순물을 주입하여 제1 도전성 영역을 형성하는 단계; 기판 상에 소스와 이격되되, 금속을 실리사이드화한 제2 도전성 영역을 형성하는 단계; 및 제1 도전성 영역과 제2 도전성 영역 사이의 채널 영역 상부에 플로팅 게이트와 컨트롤 게이트를 순차적으로 형성하는 단계를 포함하는 제조 방법이 제공된다. 본 발명에 따르면, 드레인의 쇼트키 장벽 주위로 높은 도핑 농도가 유도되어 열전자 효과가 증가하게 되어 NOR 플래시 구조의 쓰기 속도를 향상시킬 수 있다.쇼트키, NOR, 소스, 드레인, 플로팅 게이트
Int. CL H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01)
CPC H01L 29/42324(2013.01) H01L 29/42324(2013.01) H01L 29/42324(2013.01)
출원번호/일자 1020070025406 (2007.03.15)
출원인 한양대학교 산학협력단
등록번호/일자 10-0849993-0000 (2008.07.28)
공개번호/일자
공고번호/일자 (20080801) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.03.15)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김태환 대한민국 서울 마포구
2 곽계달 대한민국 서울 종로구
3 김경록 대한민국 서울 광진구
4 김재호 대한민국 서울 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이경란 대한민국 서울(특허법인 퇴사후 사무소변경 미신고)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 인텔렉추얼디스커버리 주식회사 서울특별시 강남구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.03.15 수리 (Accepted) 1-1-2007-0208646-30
2 선행기술조사의뢰서
Request for Prior Art Search		 2007.12.17 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2008.01.11 수리 (Accepted) 9-1-2008-0000348-16
4 의견제출통지서
Notification of reason for refusal		 2008.01.25 발송처리완료 (Completion of Transmission) 9-5-2008-0040310-02
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2008.03.25 수리 (Accepted) 1-1-2008-0216759-68
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.03.25 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0216773-08
8 등록결정서
Decision to grant		 2008.07.25 발송처리완료 (Completion of Transmission) 9-5-2008-0390713-52
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
NOR형 플래시 기억 소자의 제조 방법에 있어서, 반도체 기판에 불순물을 주입하여 소스 영역을 형성하는 단계;상기 반도체 기판 상에 소스 영역과 이격되며, 금속을 실리사이드화한 드레인 영역을 형성하는 단계; 및상기 소스 영역과 상기 드레인 영역 사이의 채널 영역 상부에 플로팅 게이트와 컨트롤 게이트를 순차적으로 형성하는 단계를 포함하되, 상기 소스 영역과 상기 드레인 영역의 접합 깊이가 서로 다른 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자의 제조 방법
2 2
제 1항에 있어서,상기 드레인 영역을 형성하는 단계는상기 반도체 기판 상에 금속막을 증착하는 단계; 및상기 증착된 금속막이 상기 반도체 기판과 반응하도록 열처리하는 단계로 이루어진 제조 방법
3 3
제 2항에 있어서,상기 열처리는 600℃ 내지 650℃에서 이루어지는 것을 특징으로 하는 제조 방법
4 4
제 1항에 있어서,상기 금속은 코발트, 텅스텐, 니켈, 팔라듐, 백금 및 티타늄으로 이루어진 군 중에서 적어도 하나를 선택하는 것을 특징으로 하는 제조 방법
5 5
삭제
6 6
제 1항에 있어서,상기 불순물은 인, 비소, 붕소 및 BF2로 이루어진 군 중에서 적어도 하나를 선택하는 것을 특징으로 하는 제조 방법
7 7
제 1항에 있어서,상기 플로팅 게이트 및 상기 컨트롤 게이트는 고농도로 도핑된 다결정 실리콘 또는 비정질 실리콘인 것을 특징으로 하는 제조 방법
8 8
제 1항에 있어서,상기 드레인 영역을 형성한 후, 상기 반도체 기판 상부에 터널 산화막을 형성하는 단계를 더 포함하는 제조 방법
9 9
제 1항에 있어서,상기 플로팅 게이트를 형성한 후, 상기 플로팅 게이트 상부에 게이트 산화막을 형성하는 단계를 더 포함하는 제조 방법
10 10
제 8항 또는 제 9항에 있어서,상기 터널 산화막 및 상기 게이트 산화막은 실리콘 산화막, 티타늄 산화막 및 탄탈륨 산화막으로 이루어진 군 중에서 적어도 하나를 선택하는 것을 특징으로 하는 제조 방법
11 11
반도체 기판 상에 형성된 소스 영역;상기 소스 영역과 이격되어 상기 반도체 기판 상에 형성되되, 금속으로 실리사이드화 된 드레인 영역;상기 반도체 기판 상에 터널 산화막을 게재하여 형성된 플로팅 게이트; 및상기 플로팅 게이트 상에 게이트 산화막을 게재하여 형성된 컨트롤 게이트를 포함하되,상기 소스 영역과 상기 드레인 영역의 접합 깊이가 서로 다른 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자
12 12
제 11항에 있어서,상기 금속은 코발트, 텅스텐, 니켈, 팔라듐, 백금 및 티타늄으로 이루어진 군 중에서 적어도 하나를 선택하는 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자
13 13
제 11항에 있어서,상기 소스 영역과 상기 드레인 영역은 상기 반도체 기판 상에서 100nm 이하로 이격되어 배치되어 있는 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자
14 14
제 11항에 있어서,상기 금속으로 실리사이드화된 드레인 영역은상기 반도체 기판 상에 금속막을 증착하고, 상기 증착된 금속막이 상기 반도체 기판과 반응하도록 열처리함으로써 형성되는 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자
15 15
제 14항에 있어서,상기 열처리는 600℃ 내지 650℃에서 이루어지는 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자
16 16
삭제
17 17
제 11항에 있어서,상기 플로팅 게이트 및 상기 컨트롤 게이트는 고농도로 도핑된 다결정 실리콘 또는 비정질 실리콘인 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자
18 18
제 11항에 있어서,상기 터널 산화막 및 상기 게이트 산화막은 실리콘 산화막, 티타늄 산화막 및 탄탈륨 산화막으로 이루어진 군 중에서 적어도 하나를 선택하는 것을 특징으로 하는 비대칭 쇼트키 장벽을 이용한 NOR형 플래시 기억 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.