| 1 |
1
방열 특성이 향상된 반도체 패키지 장치에 있어서,도전체로 채워진 관통 비아(through via)가 형성되어 있는 기판;상기 도전체에 전기적으로 연결된 솔더 범프에 부착되어 있는 복수개의 반도체 칩;상기 솔더 범프를 감싸도록 형성되어 상기 반도체 칩을 고정시키는 절연체로 이루어진 언더 필링막(under filling layer);상기 반도체 칩의 하면과 측면 및 상기 언더 필링막의 표면에 형성된 씨드층(seed layer); 및상기 반도체 칩을 덮도록 상기 씨드층 상에 형성되어 있으며 상기 반도체 칩의 하면과 측면을 통한 방열 경로를 제공하는 방열막을 포함하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 2 |
2
제1항에 있어서,상기 방열막은 상기 복수개의 반도체 칩 사이의 영역을 완전히 채우도록 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 3 |
3
제1항에 있어서,상기 반도체 칩의 하면에 형성된 방열막은 제1 두께를 갖고,상기 반도체 칩의 측면에 형성된 방열막은 상기 제1 두께와 상기 반도체 칩의 두께를 합한 두께 이상의 제2 두께를 갖는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 4 |
4
제1항에 있어서,상기 방열막은 전기 도금 방식으로 형성된 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 5 |
5
제1항에 있어서,상기 기판은 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판인 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 6 |
6
제1항에 있어서,상기 기판의 적어도 일면 상에는 수동 소자들이 집적되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 7 |
7
제1항에 있어서,상기 언더 필링막은 상기 복수개의 반도체 칩 마다 국부적으로 분리된 상태로 상기 솔더 범프를 감싸도록 상기 기판의 하면과 상기 복수개의 반도체 칩의 상면 사이에 형성되어 있거나, 상기 솔더 범프를 감싸도록 상기 기판의 하면 전체에 걸쳐 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 8 |
8
제1항에 있어서,상기 방열막의 하면은 불규칙적인 표면 거칠기를 갖는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 9 |
9
제1항에 있어서,상기 방열막의 하면에는 방열 특성을 높이기 위한 요철 패턴이 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 10 |
10
제1항에 있어서,상기 기판의 상면 상에는 절연 재질의 보호막이 형성되어 있고,도전성의 그라운드 차폐막이 상기 기판과 상기 보호막의 사이 또는 상기 보호막 상에 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 장치
|
| 11 |
11
제1항 내지 제10항 중 어느 한 항에 기재된 방열 특성이 향상된 반도체 패키지 장치;상기 반도체 패키지 장치에 포함된 방열막에 부착된 인쇄회로기판; 및상기 반도체 패키지 장치와 상기 인쇄회로기판을 전기적으로 연결하는 본딩 와이어를 포함하는, 반도체 어셈블리 장치
|
| 12 |
12
제1항 내지 제10항 중 어느 한 항에 기재된 방열 특성이 향상된 반도체 패키지 장치;상기 반도체 패키지 장치에 포함된 방열막에 부착된 히트 싱크; 및상기 반도체 패키지 장치에 포함된 기판에 플립칩 본딩되어 있는 인쇄회로기판을 포함하는, 반도체 어셈블리 장치
|
| 13 |
13
방열 특성이 향상된 반도체 패키지 제조방법에 있어서,도전체로 채워진 관통 비아(through via)와 상기 도전체에 전기적으로 연결된 솔더 범프가 형성되어 있는 기판에 상기 솔더 범프를 이용하여 복수개의 반도체 칩을 부착하는 반도체 칩 부착단계;상기 솔더 범프를 감싸도록 절연체로 이루어진 언더 필링막(under filling layer)을 형성하는 언더 필링막 형성단계;상기 반도체 칩의 하면과 측면 및 상기 언더 필링막의 표면에 씨드층(seed layer)을 형성하는 씨드층 형성단계; 및상기 반도체 칩의 하면과 측면을 통한 방열 경로를 제공하는 방열막을 상기 반도체 칩을 덮도록 상기 씨드층 상에 전기 도금 방식으로 형성하는 방열막 형성단계를 포함하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 14 |
14
제13항에 있어서,상기 방열막 형성단계에서,상기 방열막을 상기 복수개의 반도체 칩 사이의 영역을 완전히 채우도록 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 15 |
15
제13항에 있어서,상기 방열막 형성단계에서,상기 반도체 칩의 하면의 방열막을 제1 두께로 형성하고,상기 반도체 칩의 측면의 방열막을 상기 제1 두께와 상기 반도체 칩의 두께를 합한 두께 이상의 제2 두께로 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 16 |
16
제13항에 있어서,상기 기판은 전기 배선이 형성되어 있는 회로 기판 또는 인터포저(interposer) 기판인 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 17 |
17
제13항에 있어서,상기 기판의 적어도 일면 상에는 수동 소자들이 집적되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 18 |
18
제13항에 있어서,상기 언더 필링막 형성단계에서,상기 언더 필링막을 상기 복수개의 반도체 칩 마다 국부적으로 분리된 상태로 상기 솔더 범프를 감싸도록 상기 기판의 하면과 상기 복수개의 반도체 칩의 상면 사이에 형성하거나,상기 언더 필링막을 상기 솔더 범프를 감싸도록 상기 기판의 하면 전체에 걸쳐 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 19 |
19
제13항에 있어서,상기 방열막 형성단계는상기 방열막을 형성하기 위한 물질을 전기 도금하는 전기 도금 단계; 및상기 전기 도금된 물질의 표면을 연마하는 연마 단계를 포함하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 20 |
20
제13항에 있어서,상기 방열막 형성단계에서,상기 방열막의 하면이 불규칙적인 표면 거칠기를 갖도록 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 21 |
21
제13항에 있어서,상기 방열막 형성단계에서,상기 방열막의 하면에 방열 특성을 높이기 위한 요철 패턴을 형성하는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
| 22 |
22
제13항에 있어서,상기 기판의 상면 상에는 절연 재질의 보호막이 형성되어 있고,도전성의 그라운드 차폐막이 상기 기판과 상기 보호막의 사이 또는 상기 보호막 상에 형성되어 있는 것을 특징으로 하는, 방열 특성이 향상된 반도체 패키지 제조방법
|
