맞춤기술찾기

이전대상기술

반도체 소자 및 그 제조방법

  • 기술번호 : KST2015140666
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 트랜지스터, 캐패시터 및 비휘발성 메모리와 같은 반도체 소자에 관한 것으로서, 반도체 기판과, 상기 반도체 기판 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 전극을 포함하며, 상기 게이트 절연막은 상기 반도체 기판 상에 형성된 AlON로 이루어진 제1 유전막과, 상기 제1 유전막 상에 형성된 HfO2 또는 HfON로 이루어진 제2 유전막을 포함하는 반도체 소자를 제공한다.게이트 절연막(gate insulating film), AlON, ReRAM(Resistive Random Access Memory)
Int. CL H01L 21/768 (2006.01.01) H01L 21/8234 (2006.01.01) H01L 21/02 (2006.01.01)
CPC H01L 21/76832(2013.01) H01L 21/76832(2013.01) H01L 21/76832(2013.01) H01L 21/76832(2013.01)
출원번호/일자 1020050074263 (2005.08.12)
출원인 한양대학교 산학협력단
등록번호/일자 10-0636796-0000 (2006.10.13)
공개번호/일자
공고번호/일자 (20061020) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.08.12)
심사청구항수 23

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 홍진표 대한민국 서울 성동구
2 최원준 대한민국 서울 종로구
3 윤갑수 대한민국 서울 광진구
4 도영호 대한민국 경기 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인씨엔에스 대한민국 서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.08.12 수리 (Accepted) 1-1-2005-0445795-03
2 선행기술조사의뢰서
Request for Prior Art Search
2006.08.09 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2006.09.14 수리 (Accepted) 9-1-2006-0056605-11
4 등록결정서
Decision to grant
2006.09.26 발송처리완료 (Completion of Transmission) 9-5-2006-0558414-21
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판;상기 반도체 기판 상에 형성된 게이트 절연막; 및상기 게이트 절연막 상에 형성된 전극을 포함하며,상기 게이트 절연막은 상기 반도체 기판 상에 형성된 AlON로 이루어진 제1 유전막과, 상기 제1 유전막 상에 형성된 HfO2 또는 HfON로 이루어진 제2 유전막을 포함하는 반도체 소자
2 2
제1항에 있어서상기 제1 유전막은 5∼60Å의 두께를 가지며, 상기 제2 유전막은 10∼100Å의 두께를 갖는 것을 특징으로 반도체 소자
3 3
제1항에 있어서,상기 제1 유전막은 5∼10Å의 두께를 가지며, 상기 게이트 절연막의 전체두께는 60Å이하인 것을 특징으로 반도체 소자
4 4
제1항에 있어서,상기 게이트 절연막은 상기 제2 유전막 상에 형성된 추가적인 AlON막을 더 포함하는 3층구조인 것을 특징으로 하는 반도체 소자
5 5
제4항에 있어서,상기 추가적인 AlON막은 5∼60Å의 두께를 갖는 것을 특징으로 반도체 소자
6 6
제1항에 있어서,상기 게이트 절연막은 상기 제2 유전막 상에 상기 제1 및 제2 유전막이 적어도 1회 반복되어 형성된 다층구조인 것을 특징으로 하는 반도체 소자
7 7
제1항에 있어서,상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 반도체 소자
8 8
제1항에 있어서,상기 반도체 소자는 트랜지스터인 것을 특징으로 하는 반도체 소자
9 9
반도체 기판;상기 반도체 기판 상에 형성된 하부전극;상기 하부전극 상에 형성된 유전체층; 및상기 유전체층 상에 형성된 상부전극을 포함하며,상기 유전체층은 상기 하부전극 상에 형성된 AlON로 이루어진 제1 유전막과, 상기 제1 유전막 상에 형성된 HfO2 또는 HfON로 이루어진 제2 유전막을 포함하는 반도체 소자
10 10
제9항에 있어서상기 제1 유전막은 5∼60Å의 두께를 가지며 상기 제2 유전막은 10∼100Å의 두께를 갖는 것을 특징으로 반도체 소자
11 11
제9항에 있어서,상기 제1 유전막은 5∼10Å의 두께를 가지며, 상기 유전체층의 전체두께는 60Å이하인 것을 특징으로 반도체 소자
12 12
제9항에 있어서,상기 유전체층은 상기 제2 유전막 상에 형성된 추가적인 AlON막을 더 포함하는 3층구조인 것을 특징으로 하는 반도체 소자
13 13
제12항에 있어서,상기 추가적인 AlON막은 5∼60Å의 두께를 갖는 것을 특징으로 반도체 소자
14 14
제9항에 있어서,상기 유전체층은 상기 제2 유전막 상에 상기 제1 및 제2 유전막이 적어도 1회 반복되어 형성된 다층구조인 것을 특징으로 하는 반도체 소자
15 15
제9항에 있어서,상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 반도체 소자
16 16
제9항에 있어서,상기 반도체 소자는 캐패시터 또는 ReRAM인 것을 특징으로 하는 반도체 소자
17 17
반도체 기판을 마련하는 단계;상기 반도체 기판 상에 Al막을 증착하는 단계;상기 Al막을 산화/질화(oxy-nitiridation)시킴으로써 AlON인 제1 유전막을 형성하는 단계; 및상기 제1 유전막 상에 형성된 HfO2 또는 HfON로 이루어진 제2 유전막을 형성하는 단계를 포함하는 포함하는 반도체 소자 제조방법
18 18
제17항에 있어서상기 제1 유전막은 5∼60Å의 두께를 가지며, 상기 제2 유전막은 10∼100Å의 두께를 갖는 것을 특징으로 반도체 소자 제조방법
19 19
제17항에 있어서,상기 제1 유전막은 5∼10Å의 두께를 가지며, 상기 게이트 절연막의 전체두께는 60Å이하인 것을 특징으로 반도체 소자 제조방법
20 20
제17항에 있어서,상기 제2 유전막 상에 추가적인 AlON막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법
21 21
제20항에 있어서,상기 추가적인 AlON막은 5∼60Å의 두께를 갖는 것을 특징으로 반도체 소자 제조방법
22 22
제17항에 있어서,상기 제2 유전막 상에 상기 제1 및 제2 유전막을 적어도 1회 반복하여 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법
23 23
제17항에 있어서,상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 반도체 소자 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.