맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

방사선에 의한 반도체 손상 방지 방법 및 장치

  • 기술번호 : KST2020000647
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 방사선에 의한 반도체 손상 방지 방법 및 장치에 관한 것으로서, 더욱 상세하게는 반도체 장치의 배송 및 보관 중 우주나 지구 표면에서 발생된 중성자 또는 양성자 등의 방사선에 의한 반도체 손상을 방지하는 방법 및 장치에 관한 것으로, 미세 전극칩을 적재하는 단계 및 적재된 상기 미세 전극칩의 게이트 전극에 음전위를 형성하는 단계를 포함하는 구성을 개시한다.
Int. CL H01L 21/02 (2006.01.01) H01L 21/67 (2006.01.01)
CPC H01L 21/02(2013.01) H01L 21/02(2013.01)
출원번호/일자 1020180080074 (2018.07.10)
출원인 한국과학기술원
등록번호/일자
공개번호/일자 10-2020-0006393 (2020.01.20) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.06.03)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조성오 대전광역시 유성구
2 이주혁 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이원희 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠빌딩*차 ***호 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2018.07.10 수리 (Accepted) 1-1-2018-0679089-13
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2019.06.03 수리 (Accepted) 1-1-2019-0566911-57
4 선행기술조사의뢰서
Request for Prior Art Search		 2019.08.08 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2019.09.06 수리 (Accepted) 9-1-2019-0041000-18
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
8 의견제출통지서
Notification of reason for refusal		 2020.11.01 발송처리완료 (Completion of Transmission) 9-5-2020-0755279-47
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
미세 전극칩을 적재하는 단계; 및적재된 상기 미세 전극칩의 게이트 전극에 음전위를 형성하는 단계;를 포함하는 반도체 손상 방지 방법
2 2
제1항에 있어서,상기 적재 단계는,복수의 상기 미세 전극칩의 게이트 전극이 동일한 방향으로 정렬되도록 적재하는 반도체 손상 방지 방법
3 3
제2항에 있어서,상기 음전위 형성 단계는,상기 미세 전극칩의 게이트 전극에서 기판으로 향하는 방향의 전기장을 가하는 반도체 손상 방지 방법
4 4
제3항에 있어서,상기 음전위 형성 단계는,상기 미세 전극칩 적재함 내부에 전기장을 형성하는 반도체 손상 방지 방법
5 5
제1항에 있어서,상기 음전위 형성 단계는,적재된 상기 미세 전극칩의 게이트 전극에 음전압을 가하는 반도체 손상 방지 방법
6 6
미세 전극칩이 적재되는 칩 적재함;상기 칩 적재함에 적재되는 복수의 미세 전극칩; 및적재된 상기 미세 전극칩의 게이트 전극에 음전위를 형성하는 전위차발생부;를 포함하는 반도체 손상 방지 장치
7 7
제6항에 있어서,상기 미세 전극칩은,복수의 상기 미세 전극칩의 게이트 전극이 동일한 방향으로 정렬되도록 적재되는 반도체 손상 방지 장치
8 8
제7항에 있어서,상기 전위차 발생부는,상기 미세 전극칩의 기판에서 게이트 전극으로 향하는 방향의 전기장을 형성하도록 상기 칩 적재함에 전위차를 발생시키는 반도체 손상 방지 장치
9 9
제8항에 있어서,상기 음전위 형성 단계는,상기 칩 적재함 내부에 전기장을 형성하는 반도체 손상 방지 방법
10 10
제6항에 있어서,상기 전위차발생부는,적재된 상기 미세 전극칩의 게이트 전극에 음전압을 가하는 반도체 손상 방지 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.