| 1 |
1
DRAM(dynamic random access memory)용 커패시터로서, 제 1 전극; 상기 제 1 전극과 이격된 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 HfZrO 막을 구비한 유전체층을 포함하고, 상기 HfZrO 막은 반강유전성을 갖는 정방정계(tetragonal) 결정상의 또는 상기 정방정계 결정상이 지배적인 제 1 상태와 강유전성을 갖는 사방정계(orthorhombic) 결정상의 또는 상기 사방정계 결정상이 지배적인 제 2 상태 사이의 상전이 영역에 해당하는 중간 상태를 갖고, 상기 커패시터의 동작 전압 범위 내에서 상기 HfZrO 막은 상기 상전이 영역에 해당하는 중간 상태를 유지하도록 구성된 DRAM용 커패시터
|
| 2 |
2
제 1 항에 있어서, 상기 제 1 전극과 상기 제 2 전극 사이에 전압이 미인가된 초기 상태에서, 상기 HfZrO 막은 상기 상전이 영역에 해당하는 제 1 중간 상태를 갖고, 상기 커패시터에 전하를 충전하기 위해 상기 제 1 전극과 상기 제 2 전극 사이에 제 1 동작 전압이 인가된 상태에서, 상기 HfZrO 막은 상기 상전이 영역에 해당하는 제 2 중간 상태를 가지며, 상기 제 2 중간 상태의 사방정계 결정상의 함유율은 상기 제 1 중간 상태의 사방정계 결정상의 함유율 보다 높은 DRAM용 커패시터
|
| 3 |
3
제 1 항에 있어서, 상기 제 1 전극과 상기 제 2 전극 사이에 0 V 보다 큰 제 1 동작 전압이 인가된 후, 상기 제 1 전극과 상기 제 2 전극 사이에 0 V의 전압이 인가된 경우, 상기 HfZrO 막은 실질적으로 0에 해당하는 잔류 분극(remnant polarization)을 갖는 DRAM용 커패시터
|
| 4 |
4
제 1 항에 있어서, 상기 커패시터의 상기 동작 전압 범위는 -3∼3 V 인 DRAM용 커패시터
|
| 5 |
5
제 1 항에 있어서, 상기 HfZrO 막은 HfxZr1-xO2 (여기서, 0 003c# x 003c# 1)로 표현되는 조성을 갖는 DRAM용 커패시터
|
| 6 |
6
제 1 항에 있어서, 상기 HfZrO 막은 1∼10 nm 범위의 두께를 갖는 DRAM용 커패시터
|
| 7 |
7
제 1 항에 있어서, 상기 HfZrO 막은 50 이상의 유전율을 갖고, 상기 HfZrO 막은 0
|
| 8 |
8
청구항 1 내지 7 중 어느 한 항에 기재된 커패시터를 포함하는 DRAM
|
| 9 |
9
DRAM용 커패시터의 제조 방법으로서, 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 HfZrO 막을 구비한 유전체층을 형성하는 단계; 상기 유전체층 상에 제 2 전극을 형성하는 단계; 및 상기 제 1 및 제 2 전극 사이에 전기적 신호를 반복 인가하여, 상기 HfZrO 막의 상태를 반강유전성을 갖는 정방정계(tetragonal) 결정상의 또는 상기 정방정계 결정상이 지배적인 제 1 상태와 강유전성을 갖는 사방정계(orthorhombic) 결정상의 또는 상기 사방정계 결정상이 지배적인 2 상태 사이의 상전이 영역에 해당하는 중간 상태로 변화시키는 단계를 포함하고, 상기 커패시터의 동작 전압 범위 내에서 상기 HfZrO 막은 상기 상전이 영역에 해당하는 중간 상태를 유지하도록 구성된 DRAM용 커패시터의 제조 방법
|
| 10 |
10
제 9 항에 있어서, 상기 전기적 신호는 -3∼3 V의 크기를 갖는 전압 신호인 DRAM용 커패시터의 제조 방법
|
| 11 |
11
제 9 항에 있어서, 상기 전기적 신호는 0∼1000 ㎲의 유지 시간을 갖는 펄스 전압 신호이고, 상기 전기적 신호의 반복 인가시, 상기 펄스 전압 신호 사이의 간격은 0∼1000 ㎲인 DRAM용 커패시터의 제조 방법
|
| 12 |
12
제 9 항에 있어서, 상기 전기적 신호의 반복 인가시, 상기 전기적 신호의 사이클 횟수는 103 내지 109 범위인 DRAM용 커패시터의 제조 방법
|
| 13 |
13
제 9 항에 있어서, 상기 커패시터의 상기 동작 전압 범위는 -3∼3 V 인 DRAM용 커패시터의 제조 방법
|
| 14 |
14
제 9 항에 있어서, 상기 HfZrO 막은 HfxZr1-xO2 (여기서, 0 003c# x 003c# 1)로 표현되는 조성을 갖는 DRAM용 커패시터의 제조 방법
|
| 15 |
15
제 9 항에 있어서, 상기 HfZrO 막은 1∼10 nm 범위의 두께를 갖는 DRAM용 커패시터의 제조 방법
|
| 16 |
16
제 9 항에 있어서, 상기 HfZrO 막의 상태를 상기 중간 상태로 변화시키는 단계 후, 상기 HfZrO 막은 50 이상의 유전율을 갖고, 상기 HfZrO 막은 0
|
| 17 |
17
스위칭 소자부 및 상기 스위칭 소자부에 전기적으로 연결된 커패시터를 포함하는 DRAM의 제조 방법으로서, 청구항 9 내지 16 중 어느 한 항에 기재된 방법으로 상기 커패시터를 제조하는 단계를 포함하는 DRAM의 제조 방법
|
