맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지

  • 기술번호 : KST2015117176
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 인터포저가 개시된다. 인터포저는 인터포저 기판, 재배선층, 적어도 하나의 TSV, 적어도 하나의 온도 측정부, 적어도 하나의 제1 메탈을 포함한다. 재배선층은 인터포저 기판 상에 위치한다. 적어도 하나의 TSV는 인터포저 기판과 재배선층을 수직으로 관통한다. 적어도 하나의 온도 측정부는 인터포저 기판과 재배선층에 걸친 영역 중 재배선층 내에 인터포저 기판과 접촉하여 위치하며 인터포저 기판의 온도에 상응하는 전기적 신호를 온도 측정부의 외부로 전달하는 적어도 하나의 제2 메탈을 포함한다. 제1 메탈은 재배선층 내에 인터포저 기판과 접촉하여 위치하며 제2 메탈 및 TSV와 전기적으로 연결되어 제2 메탈의 전기적 신호를 TSV에 전달한다.
Int. CL H01L 23/48 (2006.01) H01L 23/12 (2006.01)
CPC
출원번호/일자 1020130065641 (2013.06.10)
출원인 한국과학기술원
등록번호/일자 10-1439191-0000 (2014.09.02)
공개번호/일자
공고번호/일자 (20140912) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.06.10)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김정호 대한민국 대전광역시 유성구
2 이만호 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.06.10 수리 (Accepted) 1-1-2013-0509576-66
2 선행기술조사의뢰서
Request for Prior Art Search		 2014.04.30 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2014.06.11 수리 (Accepted) 9-1-2014-0048707-14
4 등록결정서
Decision to grant		 2014.08.25 발송처리완료 (Completion of Transmission) 9-5-2014-0579561-37
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
인터포저 기판(Interposer substrate);상기 인터포저 기판 상에 위치하는 재배선층(Redistribution layer(RDL));상기 인터포저 기판과 상기 재배선층을 수직으로 관통하는 적어도 하나의 TSV(Through Silicon Via);상기 인터포저 기판과 상기 재배선층에 걸친 영역에 위치하는 적어도 하나의 온도 측정부; 및 적어도 하나의 제1 메탈을 포함하며,상기 온도 측정부는 상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 인터포저 기판의 온도에 상응하는 전기적 신호를 상기 온도 측정부의 외부로 전달하는 적어도 하나의 제2 메탈을 포함하고,상기 제1 메탈은 상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 제2 메탈 및 상기 TSV와 전기적으로 연결되어 상기 제2 메탈의 상기 전기적 신호를 상기 TSV에 전달하는 인터포저
2 2
제1 항에 있어서,상기 온도 측정부는 상기 재배선층과 접촉하는 상기 인터포저 기판 상의 상기 영역 내부의 제1 면에서 상기 영역 내부의 인터포저 기판 내부로 형성된 적어도 하나의 확산 영역(Diffusion region)을 포함하는 것을 특징으로 하는 인터포저
3 3
제2 항에 있어서,상기 온도 측정부는 상기 영역 내부의 인터포저 기판과 상기 확산 영역 간의 피엔 접합 전류(P-N junction current)의 크기가 상기 인터포저 기판의 온도에 따라 결정되는 특성을 이용하는 것을 특징으로 하는 인터포저
4 4
제3 항에 있어서,상기 제2 메탈은 상기 영역 내부의 인터포저 기판 또는 상기 확산 영역과 전기적으로 연결되어 상기 피엔 접합 전류를 상기 전기적 신호로 상기 제1 메탈에 전달하는 것을 특징으로 하는 인터포저
5 5
제1 항에 있어서,상기 온도 측정부는 상기 재배선층과 접촉하는 상기 인터포저 기판 상의 상기 영역 내부의 제1 면에서 상기 영역 내부의 인터포저 기판 내부로 형성된 적어도 하나의 웰(well); 및상기 제1 면에서 상기 웰 내부로 형성된 적어도 하나의 확산 영역을 포함하는 것을 특징으로 하는 인터포저
6 6
제5 항에 있어서,상기 온도 측정부는 상기 웰과 상기 확산 영역 간의 피엔 접합 전류의 크기가 상기 인터포저 기판의 온도에 따라 결정되는 특성을 이용하는 것을 특징으로 하는 인터포저
7 7
제6 항에 있어서,상기 제2 메탈은 상기 웰 또는 상기 확산 영역과 전기적으로 연결되어 상기 피엔 접합 전류를 상기 전기적 신호로 상기 제1 메탈에 전달하는 것을 특징으로 하는 인터포저
8 8
인터포저(Interposer);상기 인터포저 상의 적어도 하나의 능동 칩을 포함하며,상기 인터포저는인터포저 기판(Interposer substrate);상기 인터포저 기판 상에 위치하는 재배선층(Redistribution layer(RDL));상기 인터포저 기판과 상기 재배선층을 수직으로 관통하는 적어도 하나의 TSV(Through Silicon Via);상기 인터포저 기판과 상기 재배선층에 걸친 영역에 위치하는 적어도 하나의 온도 측정부; 및 적어도 하나의 제1 메탈을 포함하며,상기 온도 측정부는 상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 인터포저 기판의 온도에 상응하는 전기적 신호를 상기 온도 측정부의 외부로 전달하는 적어도 하나의 제2 메탈을 포함하고,상기 제1 메탈은 상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 제2 메탈 및 상기 TSV와 전기적으로 연결되어 상기 제2 메탈의 상기 전기적 신호를 상기 TSV에 전달하고,상기 능동 칩은 상기 TSV와 전기적으로 연결되는 적어도 하나의 핀(Pin)을 포함하는 3차원 집적 회로
9 9
제8 항에 있어서,상기 능동 칩은 프로세서 또는 메모리인 것을 특징으로 하는 3차원 집적 회로
10 10
제9 항에 있어서,상기 TSV와 상기 핀은 BGA(Ball Grid Array)를 통해 전기적으로 연결되는 것을 특징으로 하는 3차원 집적 회로
11 11
인터포저(Interposer);상기 인터포저 상의 적어도 하나의 능동 칩; 및상기 인터포저와 상기 능동 칩을 둘러싸는 커버층을 포함하며,상기 인터포저는인터포저 기판(Interposer substrate);상기 인터포저 기판 상에 위치하는 재배선층(Redistribution layer(RDL));상기 인터포저 기판과 상기 재배선층을 수직으로 관통하는 적어도 하나의 TSV(Through Silicon Via);상기 인터포저 기판과 상기 재배선층에 걸친 영역에 위치하는 적어도 하나의 온도 측정부; 및 적어도 하나의 제1 메탈을 포함하며,상기 온도 측정부는 상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 인터포저 기판의 온도에 상응하는 전기적 신호를 상기 온도 측정부의 외부로 전달하는 적어도 하나의 제2 메탈을 포함하고,상기 제1 메탈은 상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 제2 메탈 및 상기 TSV와 전기적으로 연결되어 상기 제2 메탈의 상기 전기적 신호를 상기 TSV에 전달하고,상기 능동 칩은 상기 TSV와 전기적으로 연결되는 핀(Pin)을 포함하는 3차원 집적 회로 칩 패키지(Package)
12 12
인터포저(Interposer);상기 인터포저 상의 적어도 하나의 능동 칩;상기 인터포저 상의 제어부;적어도 하나의 제1 연결부;적어도 하나의 제2 연결부; 및상기 인터포저, 상기 능동 칩, 상기 제어부, 상기 제1 연결부 및 상기 제2 연결부를 둘러싸는 커버층을 포함하며,상기 인터포저는인터포저 기판(Interposer substrate);상기 인터포저 기판 상에 위치하는 재배선층(Redistribution layer(RDL));상기 인터포저 기판과 상기 재배선층을 수직으로 관통하는 적어도 하나의 제1 TSV(Through Silicon Via), 적어도 하나의 제2 TSV 및 적어도 하나의 제3 TSV;상기 인터포저 기판과 상기 재배선층에 걸친 영역에 위치하는 적어도 하나의 온도 측정부;적어도 하나의 제1 메탈;상기 재배선층에 포함되며 상기 제1 TSV와 상기 제2 TSV를 전기적으로 연결하는 적어도 하나의 제2 메탈; 및냉각용 유체가 내부에 흐르는 냉각 파이프를 포함하고,상기 온도 측정부는상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 인터포저 기판의 온도에 상응하는 제1 전기적 신호를 상기 온도 측정부의 외부로 전달하는 적어도 하나의 제3 메탈을 포함하고,상기 제1 메탈은상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 제3 메탈 및 상기 제1 TSV와 전기적으로 연결되어 상기 제3 메탈의 상기 제1 전기적 신호를 상기 제1 TSV에 전달하고,상기 능동 칩은상기 제1 TSV와 전기적으로 연결되는 적어도 하나의 핀(Pin)을 포함하고,상기 제어부는상기 제2 TSV를 통해 상기 제1 전기적 신호를 입력 받는 입력부;상기 제1 전기적 신호와 저장된 회로의 정상 동작 온도에 상응하는 제2 전기적 신호를 비교하고 냉각 여부를 판단하여 냉각 신호를 생성하는 판단부; 및상기 냉각 신호를 상기 제3 TSV를 통해 출력하는 출력부를 포함하고상기 커버층은상기 제2 TSV와 상기 유체 조절부를 전기적으로 연결하는 제4 메탈;상기 제4 메탈을 통해 상기 냉각 신호를 전달받아 유체 조절 신호를 생성하는 유체 조절부;상기 유체 조절 신호를 전달받아 상기 커버층의 외부에서 상기 냉각용 유체를 입력 받는 유체 입력부; 및상기 유체 조절 신호를 전달받아 상기 냉각용 유체를 상기 커버층의 외부로 배출하는 유체 출력부를 포함하고,상기 제1 연결부는 상기 유체 입력부가 입력 받은 상기 냉각용 유체를 상기 냉각 파이프의 적어도 하나의 말단에 전달하고,상기 제2 연결부는 상기 냉각 파이프의 적어도 하나의 다른 말단에서 상기 냉각용 유체를 상기 유체 출력부로 전달하는 3차원 집적 회로 칩 패키지(Package)
13 13
제12 항에 있어서,상기 냉각 파이프는 상기 재배선층 내부에 위치하는 것을 특징으로 하는 3차원 집적 회로 칩 패키지
14 14
제12 항에 있어서,상기 냉각 파이프는 상기 인터포저 기판 내부에 위치하는 것을 특징으로 하는 3차원 집적 회로 칩 패키지
15 15
인터포저 기판(Interposer substrate)을 제공하는 단계;상기 인터포저 기판 상에 재배선층(Redistribution layer(RDL))을 형성하는 단계;상기 인터포저 기판과 상기 재배선층에 걸친 영역에 위치하며 상기 인터포저 기판의 온도에 상응하는 전기적 신호를 제1 메탈을 통해 출력하는 적어도 하나의 온도 측정부를 형성하는 단계;상기 재배선층 내에 상기 인터포저 기판과 접촉하여 위치하며 상기 제1 메탈에 전기적으로 연결되는 제2 메탈을 형성하는 단계상기 인터포저 기판과 상기 재배선층을 수직으로 관통하고 상기 제2 메탈에 전기적으로 연결되는 적어도 하나의 TSV(Through Silicon Via)를 형성하는 단계를 포함하는 인터포저 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 ㈜동부하이텍 산업융합원천기술개발사업 시스템 반도체를 위한 3D Integration 요서 공정 기술 개발
2 교육과학기술부 (재)스마트 IT융합 시스템 글로벌프론티어사업(스마트 IT 융합 시스템 연구) 실리콘기반 3차원 IC 플랫폼