요약 | 이퀄라이저는 제1 말단 및 제2 말단을 포함하는 인터포저 기판 상의 절연층 상부에 위치하는 나선 형태 제1 메탈; 제1 연결부 및 제2 연결부를 포함한다. 제1 연결부는 절연층 상의 전기적 신호가 흐르는 제2 메탈과 전기적으로 연결되는 제1 면; 및 제1 면에 대향하며, 나선 형태 제1 메탈의 제1 말단과 전기적으로 연결되는 제2 면을 포함한다. 제2 연결부는 절연층 상의 접지 전압이 연결되는 제3 메탈과 전기적으로 연결되는 제3 면; 및 제3 면에 대향하며, 나선 형태 제1 메탈의 제2 말단과 전기적으로 연결되는 제4 면을 포함한다. |
---|---|
Int. CL | H01L 23/48 (2006.01) H01L 23/52 (2006.01) |
CPC | H01L 23/5227(2013.01) H01L 23/5227(2013.01) H01L 23/5227(2013.01) |
출원번호/일자 | 1020130053587 (2013.05.13) |
출원인 | 한국과학기술원 |
등록번호/일자 | 10-1486789-0000 (2015.01.21) |
공개번호/일자 | 10-2014-0134011 (2014.11.21) 문서열기 |
공고번호/일자 | (20150127) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2013.05.13) |
심사청구항수 | 9 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김정호 | 대한민국 | 대전광역시 유성구 |
2 | 김희곤 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 박영우 | 대한민국 | 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2013.05.13 | 수리 (Accepted) | 1-1-2013-0417538-51 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2014.04.06 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2014.05.13 | 수리 (Accepted) | 9-1-2014-0040058-04 |
4 | 의견제출통지서 Notification of reason for refusal |
2014.06.24 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0429649-27 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.08.04 | 수리 (Accepted) | 1-1-2014-0733854-32 |
6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.08.04 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0733855-88 |
7 | 등록결정서 Decision to grant |
2014.10.21 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0716149-65 |
8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
번호 | 청구항 |
---|---|
1 |
1 제1 말단 및 제2 말단을 포함하는 인터포저 기판(Interposer substrate) 상의 절연층(Insulation layer) 상부에 위치하는 나선(Spiral) 형태 제1 메탈;제1 연결부; 및제2 연결부를 포함하고,상기 제1 연결부는상기 절연층 상의 전기적 신호가 흐르는 제2 메탈과 전기적으로 연결되는 제1 면; 및상기 제1 면에 대향하며, 상기 나선 형태 제1 메탈의 제1 말단과 전기적으로 연결되는 제2 면을 포함하고,상기 제2 연결부는상기 절연층 상의 접지 전압이 연결되는 제3 메탈과 전기적으로 연결되는 제3 면; 및상기 제3 면에 대향하며, 상기 나선 형태 제1 메탈의 제2 말단과 전기적으로 연결되는 제4 면을 포함하고,상기 나선 형태 제1 메탈은 저항(Resistor), 인덕터(Inductor) 및 커패시터(Capacitor)를 포함하는 수동 등가 회로로 모델링되는 이퀄라이저(Equalizer) |
2 |
2 삭제 |
3 |
3 삭제 |
4 |
4 삭제 |
5 |
5 삭제 |
6 |
6 제1 항에 있어서,상기 수동 등가 회로는 고주파 대역 통과 필터(High Pass Filter(HPF))로 동작하는 것을 특징으로 하는 이퀄라이저 |
7 |
7 제6 항에 있어서,상기 나선 형태 제1 메탈의 턴(Turn) 수에 따라 상기 수동 등가 회로의 고주파 대역 통과 특성이 변하는 것을 특징으로 하는 이퀄라이저 |
8 |
8 제7 항에 있어서,상기 나선 형태 제1 메탈의 단면 및 길이가 고정된 경우 상기 나선 형태의 턴 수에 따라 상기 수동 등가 회로의 저항의 저항 값은 유지되고, 상기 수동 등가 회로의 인덕터의 인덕턴스는 변하는 것을 특징으로 하는 이퀄라이저 |
9 |
9 제1 말단 및 제2 말단을 포함하는 인터포저 기판(Interposer substrate) 상의 절연층(Insulation layer) 상부에 위치하는 나선(Spiral) 형태 제1 메탈;제1 연결부; 및제2 연결부를 포함하고,상기 제1 연결부는상기 절연층 상의 전기적 신호가 흐르는 제2 메탈과 전기적으로 연결되는 제1 면; 및상기 제1 면에 대향하며, 상기 나선 형태 제1 메탈의 제1 말단과 전기적으로 연결되는 제2 면을 포함하고,상기 제2 연결부는상기 절연층 상의 전원 전압이 연결되는 제3 메탈과 전기적으로 연결되는 제3 면; 및상기 제3 면에 대향하며, 상기 나선 형태 제1 메탈의 제2 말단과 전기적으로 연결되는 제4 면을 포함하고,상기 나선 형태 제1 메달은 저항(Resistor), 인덕터(Indcutor) 및 커패시터(Capacitor)를 포함하는 수동 등가 회로로 모델링되는 이퀄라이저(Equalizer) |
10 |
10 인터포저 기판(Interposer substrate);상기 인터포저 기판 상에 위치하는 제1 절연층(Insulation layer);상기 인터포저 기판과 상기 제1 절연층을 수직으로 관통하며 전기적 신호가 흐르는 제1 TSV(Through Silicon Via);상기 인터포저 기판과 상기 제1 절연층을 수직으로 관통하며 접지 전압 또는 전원 전압에 연결되는 제2 TSV;상기 인터포저 기판과 상기 제1 TSV 사이에 위치하는 제2 절연층;상기 인터포저 기판과 상기 제2 TSV 사이에 위치하는 제3 절연층;상기 제1 절연층 상에 위치하며 상기 제1 TSV와 전기적으로 연결된 제1 메탈;상기 제1 절연층 상에 위치하며 상기 제2 TSV와 전기적으로 연결된 제2 메탈; 및적어도 하나의 이퀄라이저(Equalizer)를 포함하고,상기 적어도 하나의 이퀄라이저는제1 말단 및 제2 말단을 포함하는 상기 제1 절연층 상부에 위치하는 나선(Spiral) 형태 제3 메탈;제1 연결부; 및제2 연결부를 포함하고,상기 제1 연결부는상기 제1 메탈과 전기적으로 연결되는 제1 면; 및상기 제1 면에 대향하며, 상기 나선 형태 제3 메탈의 제1 말단과 전기적으로 연결되는 제2 면을 포함하고,상기 제2 연결부는상기 제2 메탈과 전기적으로 연결되는 제3 면; 및상기 제3 면에 대향하며, 상기 나선 형태 제3 메탈의 제2 말단과 전기적으로 연결되는 제4 면을 포함하는 2 |
11 |
11 제10 항에 있어서,상기 나선 형태 제3 메탈, 상기 제1 연결부, 상기 제2 연결부, 상기 제1 메탈 및 상기 제2 메탈을 내부에 포함하며 제1 절연층의 상부에 위치하는 제4 절연층을 더 포함하는 것을 특징으로 하는 2 |
12 |
12 인터포저 기판(Interposer substrate) 상의 절연층(Insulation layer) 상의 전기적 신호가 흐르는 제1 메탈과 상기 절연층 상의 제1 연결부의 제1 면을 전기적으로 연결하는 단계;상기 절연층 상의 접지 전압이 연결된 제2 메탈과 상기 절연층 상의 제2 연결부의 제1 면을 전기적으로 연결하는 단계;상기 절연층 상부에 위치하는 나선 형태 제3 메탈의 제1 말단과 상기 제1 연결부 내에서 상기 제1 연결부의 제1 면에 대향하는 상기 제1 연결부의 제2 면을 전기적으로 연결하는 단계;상기 나선 형태 제3 메탈의 제2 말단과 상기 제2 연결부 내에서 상기 제2 연결부의 제1 면에 대향하는 상기 제2 연결부의 제2 면을 전기적으로 연결하는 단계를 포함하는 이퀄라이저 제조 방법 |
13 |
13 인터포저 기판(Interposer substrate) 상에 제1 절연층(Insulation layer)을 형성하는 단계;상기 인터포저 기판과 상기 제1 절연층을 수직으로 관통하고 전기적 신호가 흐르는 제2 절연층으로 둘러싸인 제1 TSV 및 상기 인터포저 기판과 상기 제1 절연층을 수직으로 관통하고 접지 전압 또는 전원 전압에 연결되는 제3 절연층으로 둘러싸인 제2 TSV를 형성하는 단계;상기 제1 TSV와 전기적으로 연결되며 상기 제1 절연층 상에 위치하는 제1 메탈 및 상기 제2 TSV와 전기적으로 연결되며 상기 제1 절연층 상에 위치하는 제2 메탈을 형성하는 단계;상기 제1 메탈과 상기 제1 절연층 상의 제1 연결부의 제1 면을 전기적으로 연결하는 단계;상기 제2 메탈과 상기 제1 절연층 상의 제2 연결부의 제1 면을 전기적으로 연결하는 단계;상기 제1 절연층 상부에 위치하는 나선 형태 제3 메탈의 제1 말단과 상기 제1 연결부 내에서 상기 제1 연결부의 제1 면에 대향하는 상기 제1 연결부의 제2 면을 전기적으로 연결하는 단계;상기 나선 형태 제3 메탈의 제2 말단과 상기 제2 연결부 내에서 상기 제2 연결부의 제1 면에 대향하는 상기 제2 연결부의 제2 면을 전기적으로 연결하는 단계; 및상기 나선 형태 제3 메탈, 상기 제1 연결부, 상기 제2 연결부, 상기 제1 메탈 및 상기 제2 메탈을 내부에 포함하며 제1 절연층의 상부에 위치하는 제4 절연층을 형성하는 단계를 포함하는 2 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 지식경제부 | 한국과학기술원 | 산업원천기술개발사업 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
2 | 교육과학기술부 | (재)스마트 IT융합 시스템 | 글로벌프론티어사업(스마트 IT 융합 시스템 연구) | 실리콘기반 3차원 IC 플랫폼 |
특허 등록번호 | 10-1486789-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20130513 출원 번호 : 1020130053587 공고 연월일 : 20150127 공고 번호 : 특허결정(심결)연월일 : 20141021 청구범위의 항수 : 9 유별 : H01L 23/52 발명의 명칭 : 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 198,000 원 | 2015년 01월 21일 | 납입 |
제 4 년분 | 금 액 | 166,600 원 | 2018년 01월 02일 | 납입 |
제 5 년분 | 금 액 | 119,000 원 | 2019년 01월 07일 | 납입 |
제 6 년분 | 금 액 | 238,000 원 | 2020년 10월 15일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2013.05.13 | 수리 (Accepted) | 1-1-2013-0417538-51 |
2 | 선행기술조사의뢰서 | 2014.04.06 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2014.05.13 | 수리 (Accepted) | 9-1-2014-0040058-04 |
4 | 의견제출통지서 | 2014.06.24 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0429649-27 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.08.04 | 수리 (Accepted) | 1-1-2014-0733854-32 |
6 | [명세서등 보정]보정서 | 2014.08.04 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0733855-88 |
7 | 등록결정서 | 2014.10.21 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0716149-65 |
8 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
9 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
10 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
11 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
12 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
13 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
기술정보가 없습니다 |
---|
과제고유번호 | 1345166617 |
---|---|
세부과제번호 | 2011-0031863 |
연구과제명 | 실리콘 기반 3차원 IC 플랫폼 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 재단법인 다차원 스마트 아이티 융합시스템 연구단 |
성과제출연도 | 2012 |
연구기간 | 201109~202008 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415122249 |
---|---|
세부과제번호 | KI002134 |
연구과제명 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가관리원 |
연구주관기관명 | 한국과학기술원 |
성과제출연도 | 2012 |
연구기간 | 200903~201302 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | IT(정보기술) |
[1020130065641] | 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지 | 새창보기 |
---|---|---|
[1020130064550] | PCB의 캐비티 공진을 이용한 무선 전력 송수신기 및 이의 제작 방법 | 새창보기 |
[1020130060735] | 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 | 새창보기 |
[1020130053587] | 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법 | 새창보기 |
[1020130050578] | 관통 실리콘 비아 연결성 탐침 소자, 이를 포함하는 연결성 측정 장치 및 방법 | 새창보기 |
[1020130014957] | 차등 두께를 가지는 캡핑 부재를 포함하는 멤스 패키지, 멤스 웨이퍼 레벨 패키지 및 캡핑 부재를 포함하는 멤스 패키지의 제조 방법 | 새창보기 |
[1020120121515] | 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법 | 새창보기 |
[1020120083611] | 신호의 슬류 변화를 고려한 적응형 지연 버퍼 | 새창보기 |
[1020120063359] | 가변 커패시터 및 그의 제조 방법 | 새창보기 |
[1020120056923] | 반도체 패키지 및 이의 제조 방법 | 새창보기 |
[1020120020380] | 메모리 장치, 프로세서 및 데이터의 기록/독출 방법 | 새창보기 |
[1020120010821] | 반도체 장치의 제조방법 | 새창보기 |
[1020120006104] | 임베디드 토로이드 및 그 제조방법과 적층 집적회로소자 | 새창보기 |
[1020120006103] | 전자파 간섭 제거 회로, 이를 포함하는 반도체 장치 및 전자파 간섭 제거 방법 | 새창보기 |
[1020120006096] | 임베디드 토로이달 코일 및 그 제조방법과 다층인쇄회로기판 | 새창보기 |
[1020120006092] | 반도체 칩, 3차원 적층 칩 및 3차원 적층 칩 패키지 | 새창보기 |
[1020120006083] | 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈 | 새창보기 |
[1020120003993] | 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법 | 새창보기 |
[1020100134138] | 반도체 칩 패키지 및 이를 포함하는 반도체 모듈 | 새창보기 |
[1020100134135] | 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈 | 새창보기 |
[1020100134131] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
[1020100133124] | 3차원 집적 회로를 위한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 | 새창보기 |
[1020100132982] | 능동 소자를 구비하는 전자기 밴드갭 구조물, 이를 포함하는 반도체 칩 및 전자기 밴드갭 구조물의 제조 방법 | 새창보기 |
[1020100131095] | 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 | 새창보기 |
[1020100130540] | 적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법 | 새창보기 |
[1020100129677] | 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법 | 새창보기 |
[KST2015115000][한국과학기술원] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
---|---|---|
[KST2015118753][한국과학기술원] | 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법 | 새창보기 |
[KST2015116901][한국과학기술원] | 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자 | 새창보기 |
[KST2014011567][한국과학기술원] | 황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제 방법 및 이에 의해 제조된 전자패키지 | 새창보기 |
[KST2015115511][한국과학기술원] | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 | 새창보기 |
[KST2015118203][한국과학기술원] | 측면을 이용한 칩 적층방법, 이에 의하여 적층된 칩 어셈블리 및 이를 위한 칩 제조방법 | 새창보기 |
[KST2015115145][한국과학기술원] | 반도체소자의 범프 전극 구조 및 그 제조방법 | 새창보기 |
[KST2015114027][한국과학기술원] | 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
[KST2015112842][한국과학기술원] | 패드가 구비된 반도체 패키지 | 새창보기 |
[KST2015115247][한국과학기술원] | 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법 | 새창보기 |
[KST2014046850][한국과학기술원] | 플립칩 본딩을 통한 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
[KST2014047103][한국과학기술원] | 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈 | 새창보기 |
[KST2015114741][한국과학기술원] | 3차원 적층 집적 회로 | 새창보기 |
[KST2015115749][한국과학기술원] | 임베디드 토로이드 및 그 제조방법과 적층 집적회로소자 | 새창보기 |
[KST2015116333][한국과학기술원] | 주파수 혼합기로 동작하는 관통 실리콘 비아, 이를 포함하는 3차원 집적 회로 및 이의 제조 방법 | 새창보기 |
[KST2015114003][한국과학기술원] | 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지 | 새창보기 |
[KST2015115248][한국과학기술원] | 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 | 새창보기 |
[KST2014011684][한국과학기술원] | 직물형 반도체 소자 패키지와 그 설치 방법 및 제조 방법 | 새창보기 |
[KST2015115275][한국과학기술원] | 반도체칩의 삼차원 적층 방법 | 새창보기 |
[KST2022005339][한국과학기술원] | 반도체 장치를 테스트하는 장치 및 그 방법 | 새창보기 |
[KST2014047104][한국과학기술원] | 반도체 칩 패키지 및 이를 포함하는 반도체 모듈 | 새창보기 |
[KST2015117176][한국과학기술원] | 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지 | 새창보기 |
[KST2015119499][한국과학기술원] | 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법 | 새창보기 |
[KST2015115277][한국과학기술원] | 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 | 새창보기 |
[KST2015118537][한국과학기술원] | 전기력을 이용한 균일한 미세 솔더볼 제조 방법 및 장치 | 새창보기 |
[KST2015113550][한국과학기술원] | 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 | 새창보기 |
[KST2015115308][한국과학기술원] | 내부결선을 통한 반도체 적층 패키지 | 새창보기 |
[KST2015117978][한국과학기술원] | ACF/NCF 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법 | 새창보기 |
[KST2015118894][한국과학기술원] | 전도성 패턴 필름의 접합 방법 | 새창보기 |
[KST2015114248][한국과학기술원] | 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈 | 새창보기 |
심판사항 정보가 없습니다 |
---|