맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

주파수 혼합기로 동작하는 관통 실리콘 비아, 이를 포함하는 3차원 집적 회로 및 이의 제조 방법

  • 기술번호 : KST2015116333
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 3차원 집적 회로를 구성하는 적어도 하나의 실리콘 기판을 관통하는 관통 실리콘 비아는 제1 면, 기둥 형상의 본체 및 제2 면을 포함한다. 상기 제1 면은 적어도 하나의 주파수를 가지는 적어도 하나의 전기적 입력 신호를 전달받는다. 상기 기둥 형상의 본체는 상기 전기적 입력 신호의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 신호를 포함하는 전기적 출력 신호를 생성한다. 상기 제2 면은 상기 제1 면과 대향하며, 상기 전기적 출력 신호를 외부에 전달한다.
Int. CL H01L 23/48 (2006.01) H01L 23/50 (2006.01)
CPC H01L 23/481(2013.01) H01L 23/481(2013.01) H01L 23/481(2013.01)
출원번호/일자 1020130030853 (2013.03.22)
출원인 한국과학기술원
등록번호/일자 10-1436850-0000 (2014.08.27)
공개번호/일자
공고번호/일자 (20140902) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.03.22)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김정호 대한민국 대전광역시 유성구
2 임재민 대한민국 충청북도 청주시 흥덕구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.03.22 수리 (Accepted) 1-1-2013-0249826-54
2 선행기술조사의뢰서
Request for Prior Art Search		 2014.02.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2014.03.10 수리 (Accepted) 9-1-2014-0021988-49
4 의견제출통지서
Notification of reason for refusal		 2014.04.04 발송처리완료 (Completion of Transmission) 9-5-2014-0240117-28
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.06.03 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0526466-20
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.06.03 수리 (Accepted) 1-1-2014-0526465-85
7 등록결정서
Decision to grant		 2014.08.24 발송처리완료 (Completion of Transmission) 9-5-2014-0575407-21
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
3차원 집적 회로를 구성하는 적어도 하나의 실리콘 기판(Silicon Substrate)을 관통하는 기둥 형상의 적어도 하나의 관통 실리콘 비아(Through Silicon Via; TSV)로서,적어도 하나의 주파수를 가지는 적어도 하나의 전기적 입력 신호를 전달받는 제1 면; 상기 전기적 입력 신호의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 신호를 포함하는 전기적 출력 신호를 생성하는 기둥 형상의 본체; 및 상기 제1 면과 대향하며, 상기 전기적 출력 신호를 외부로 전달하는 제2 면을 포함하고,상기 전기적 출력 신호는 상기 관통 실리콘 비아의 비선형적 신호 특성에 의해 생성되는 관통 실리콘 비아
2 2
삭제
3 3
제1 항에 있어서,상기 비선형적 신호 특성은 상기 관통 실리콘 비아와 상기 실리콘 기판 간의 바이어스(Bias) 전압에 의존하여 상기 관통 실리콘 비아와 상기 실리콘 기판 및 상기 관통 실리콘 비아와 상기 실리콘 기판 사이에 형성된 절연층을 포함하는 커패시터의 커패시턴스의 크기가 비선형적으로 변화하는 것에 기초하는 것을 특징으로 하는 관통 실리콘 비아
4 4
제1 항 에 있어서,상기 전기적 출력 신호는 상기 전기적 입력 신호의 고조파(Harmonics)들의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 부가 신호를 더 포함하는 것을 특징으로 하는 관통 실리콘 비아
5 5
적어도 하나의 제1 실리콘 기판; 상기 제1 실리콘 기판을 관통하는 기둥 형상의 적어도 하나의 관통 실리콘 비아; 및상기 관통 실리콘 비아와 상기 제1 실리콘 기판 사이에 형성된 절연층을 포함하고,상기 관통 실리콘 비아는,적어도 하나의 주파수를 가지는 적어도 하나의 전기적 입력 신호를 전달받는 제1 면;상기 전기적 입력 신호의 주파수의 합 또는 차에 상응하는 주파수로 가지는 전기적 신호를 포함하는 전기적 출력 신호를 생성하는 기둥 형상의 본체; 및상기 제1 면과 대향하며, 상기 전기적 출력 신호를 외부로 전달하는 제2 면을 포함하고,상기 전기적 출력 신호는 상기 관통 실리콘 비아의 비선형적 신호 특성에 의해 생성되는 3차원 집적 회로
6 6
삭제
7 7
제5 항에 있어서,상기 비선형적 신호 특성은 상기 관통 실리콘 비아와 상기 제1 실리콘 기판 간의 바이어스 전압에 의존하여 상기 관통 실리콘 비아와 상기 제1 실리콘 기판 및 상기 절연층을 포함하는 커패시터의 커패시턴스의 크기가 비선형적으로 변화하는 것에 기초하는 것을 특징으로 하는 3차원 집적 회로
8 8
제5 항 에 있어서,상기 전기적 출력 신호는 상기 전기적 입력 신호의 고조파들의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 부가 신호를 더 포함하는 것을 특징으로 하는 3차원 집적 회로
9 9
제5 항에 있어서,상기 제1 면 또는 상기 제2 면과 전기적으로 연결되어 있는 적어도 하나의 금속 범프를 더 포함하는 것을 특징으로 하는 3차원 집적 회로
10 10
제9 항에 있어서,적어도 하나의 제2 실리콘 기판을 더 포함하고,상기 금속 범프에 전기적으로 연결되는 제1 말단; 및상기 전기적 입력 신호를 전달하고 상기 제2 실리콘 기판 상의 회로 연결 기판에 존재하는 제1 메탈 또는 상기 전기적 출력 신호가 전달되고 상기 제1 실리콘 기판 상의 회로 연결 기판에 존재하는 제2 메탈에 전기적으로 연결되는 제2 말단을 구비하는 적어도 하나의 버퍼를 더 포함하는 것을 특징으로 하는 3차원 집적 회로
11 11
적어도 하나의 제1 실리콘 기판;상기 제1 실리콘 기판을 관통하는 기둥 형상의 적어도 하나의 제1 관통 실리콘 비아;상기 제1 실리콘 기판을 관통하는 기둥 형상의 적어도 하나의 제2 관통 실리콘 비아;상기 제1 관통 실리콘 비아와 상기 제1 실리콘 기판 사이에 형성된 제1 절연층; 및상기 제2 관통 실리콘 비아와 상기 제1 실리콘 기판 사이에 형성된 제2 절연층을 포함하고,상기 제1 관통 실리콘 비아는,제1 하면 및 상기 제1 하면에 대향하는 제1 상면을 포함하고, 상기 제1 하면은 적어도 하나의 제1 주파수를 가지는 적어도 하나의 제1 전기적 입력 신호를 전달받고,상기 제2 관통 실리콘 비아는,제2 하면 및 상기 제2 하면에 대향하는 제2 상면을 포함하고, 상기 제2 상면은 상기 제1 관통 실리콘 비아에 흐르는 상기 제1 전기적 입력 신호에 의해 상기 제2 관통 실리콘 비아에 생성된 결합 신호(Coupled Signal)의 주파수와 상기 제2 하면에 전달된 적어도 하나의 제2 주파수를 가지는 적어도 하나의 제2 전기적 입력 신호의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 신호를 포함하는 전기적 출력 신호를 외부로 전달하는 3차원 집적 회로
12 12
제11 항에 있어서,상기 제1 상면 또는 상기 제1 하면 또는 상기 제2 상면 또는 상기 제2 하면과 전기적으로 연결되어 있는 적어도 하나의 금속 범프를 더 포함하는 것을 특징으로 하는 3차원 집적 회로
13 13
제12 항에 있어서,적어도 하나의 제2 실리콘 기판을 더 포함하고,상기 금속 범프에 전기적으로 연결되는 제1 말단; 및상기 제1 전기적 입력 신호를 전달하고 상기 제2 실리콘 기판 상의 회로 연결 기판에 존재하는 제1 메탈 또는 상기 제2 전기적 입력 신호를 전달하고 상기 제2 실리콘 기판 상의 회로 연결 기판에 존재하는 제2 메탈 또는 상기 전기적 출력 신호가 전달되고 상기 제1 실리콘 기판 상의 회로 연결 기판에 존재하는 제3 메탈에 전기적으로 연결되는 제2 말단을 구비하는 적어도 하나의 버퍼를 더 포함하는 것을 특징으로 하는 3차원 집적 회로
14 14
적어도 하나의 제1 실리콘 기판과 적어도 하나의 제2 실리콘 기판을 포함하는 3차원 집적 회로에서, 상기 제1 실리콘 기판을 관통하는 기둥 형상의 적어도 하나의 홀(hole)을 형성하는 단계;상기 홀의 내부 벽면에 밀착하여 파이프 구조의 절연층을 형성하는 단계;상기 절연층의 파이프 구조 내부 빈 공간에 기둥 형상의 관통 실리콘 비아를 형성하는 단계;상기 관통 실리콘 비아의 제1 면에 적어도 하나의 주파수를 가지는 적어도 하나의 전기적 입력 신호를 전달하고 상기 제2 실리콘 기판 상의 회로 연결 기판에 존재하는 제1 메탈을 전기적으로 연결하는 단계; 및상기 제1 면과 대향하는, 상기 관통 실리콘 비아의 제2 면에 금속 범프를 통해 상기 전기적 입력 신호의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 신호를 포함하는 전기적 출력 신호가 전달되고 상기 제1 실리콘 기판 상의 회로 연결 기판에 존재하는 제2 메탈을 전기적으로 연결하는 단계를 포함하는 3차원 집적 회로의 제조 방법
15 15
적어도 하나의 제1 실리콘 기판과 적어도 하나의 제2 실리콘 기판을 포함하는 3차원 집적 회로에서, 상기 제1 실리콘 기판을 관통하는 기둥 형상의 적어도 하나의 제1 홀과 적어도 하나의 제2 홀을 형성하는 단계;상기 제1 홀의 내부 벽면에 밀착하여 파이프 구조의 제1 절연층을 형성하는 단계;상기 제2 홀의 내부 벽면에 밀착하여 파이프 구조의 제2 절연층을 형성하는 단계;상기 제1 절연층의 파이프 구조 내부 빈 공간에 기둥 형상의 제1 관통 실리콘 비아를 형성하는 단계;상기 제2 절연층의 파이프 구조 내부 빈 공간에 기둥 형상의 제2 관통 실리콘 비아를 형성하는 단계;상기 제1 관통 실리콘 비아의 제1 하면에 적어도 하나의 제1 주파수를 가지는 적어도 하나의 제1 전기적 입력 신호를 전달하고 상기 제2 실리콘 기판 상의 회로 연결 기판에 존재하는 제1 메탈을 전기적으로 연결하는 단계;상기 제2 관통 실리콘 비아의 제2 하면에 적어도 하나의 제2 주파수를 가지는 적어도 하나의 제2 전기적 입력 신호를 전달하고 상기 제2 실리콘 기판 상의 회로 연결 기판에 존재하는 제2 메탈을 전기적으로 연결하는 단계; 및상기 제2 관통 실리콘 비아의 제2 상면에 금속 범프를 통해 상기 제1 관통 실리콘 비아에 흐르는 상기 제1 전기적 입력 신호에 의해 상기 제2 관통 실리콘 비아에 생성된 결합 신호의 주파수와 상기 제2 관통 실리콘 비아의 제2 하면에 전달된 상기 제2 전기적 입력 신호의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 신호를 포함하는 전기적 출력 신호가 전달되고 상기 제1 실리콘 기판 상의 회로 연결 기판에 존재하는 제3 메탈을 전기적으로 연결하는 단계를 포함하는 3차원 집적 회로의 제조 방법
16 16
적어도 하나의 제1 실리콘 기판;적어도 하나의 제2 실리콘 기판;상기 제1 실리콘 기판을 관통하는 기둥 형상의 적어도 하나의 관통 실리콘 비아; 및상기 관통 실리콘 비아와 상기 제1 실리콘 기판 사이에 형성된 절연층을 포함하고,상기 관통 실리콘 비아는,적어도 하나의 주파수를 가지는 적어도 하나의 전기적 입력 신호를 상기 제2 실리콘 기판 상의 회로 연결 기판에 존재하는 제1 메탈에서 금속 범프 및 버퍼를 통해 전달받는 제1 면;상기 관통 실리콘 비아와 상기 제1 실리콘 기판 간의 바이어스 전압의 상승에 응답하여 상기 관통 실리콘 비아와 상기 제1 실리콘 기판 및 상기 절연층을 포함하는 커패시터의 커패시턴스의 크기가 비선형적으로 감소하는 특성을 이용하여, 상기 전기적 입력 신호의 주파수의 합 또는 차에 상응하는 주파수를 가지거나 상기 전기적 입력 신호의 고조파들의 주파수의 합 또는 차에 상응하는 주파수를 가지는 전기적 신호를 포함하는 전기적 출력 신호를 생성하는 기둥 형상의 본체; 및상기 제1 면과 대향하며, 상기 전기적 출력 신호를 상기 제1 실리콘 기판 상의 회로 연결 기판에 존재하는 제2 메탈에 금속 범프 및 버퍼를 통해 전달하는 제2 면을 포함하는 3차원 집적 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 ㈜동부하이텍 산업융합원천기술개발사업 시스템 반도체를 위한 3D Integration 요소 공정 기술 개발
2 교육과학기술부 한국과학기술원 기초연구사업 자동차 전력시스템 통합