| 1 |
1
백게이트전극; 상기 백게이트전극 위에 형성된 제1 절연막;상기 제1 절연막 상에 형성된 2차원 물질층으로서, 소스영역을 위한 제1두께부분과 채널영역 및 드레인영역을 위한 제2두께부분을 포함하는 2차원 물질층; 상기 2차원 물질층의 상기 드레인영역 상에 형성된 제2 절연막, 및 흑연전극층이나 금속전극층;상기 소스영역과 상기 채널영역의 상기 2차원 물질층 및 상기 드레인영역의 상기 흑연전극층이나 금속전극층을 덮는 제3 절연막; 및상기 2차원 물질층의 상기 소스영역에 콘택되는 소스전극, 상기 2차원 물질층의 상기 드레인영역 상의 상기 흑연전극층이나 금속전극층을 덮는 드레인전극, 및 상기 2차원 물질층의 상기 채널영역 상의 상기 제3 절연막 위에 형성된 탑게이트전극을 포함하는 것을 특징으로 하는 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 2차원 물질층에서, 상기 제1두께부분과 상기 제2두께부분 사이에 밴드갭 변화에 따라 서로 다른 물질을 사용하지 않더라도 하나의 물질 안에서 자연적인 이종접합을 형성하기 위한 것을 특징으로 하는 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 2차원 물질층에서, 상기 제1두께부분은 벌크 2차원 물질층이고, 상기 제2두께부분은 단층 2차원 물질층인 구조를 포함하는 것을 특징으로 하는 트랜지스터
|
| 4 |
4
제1항에 있어서,상기 제2 절연막은 hBN막 또는 high-k 절연막을 포함하는 것을 특징으로 하는 트랜지스터
|
| 5 |
5
제4항에 있어서,상기 hBN막은 CVD(chemical vapor deposition) 또는 에피택시(epitaxy) 방식으로 성장한 것을 특징으로 하는 트랜지스터
|
| 6 |
6
제4항에 있어서,상기 high-k 절연막은 ALD(atomic layer deposition) 방식으로 증착되어 형성되는 것을 특징으로 하는 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 제2 절연막의 두께는 1nm 이하인 것을 특징으로 하는 트랜지스터
|
| 8 |
8
제1항에 있어서,상기 제2 절연막은, 상기 흑연전극층이나 금속전극층과 상기 드레인영역의 상기 2차원 물질층 사이의 터널 배리어로서 기능하는 것을 특징으로 하는 트랜지스터
|
| 9 |
9
제1항에 있어서,상기 2차원 물질층은,BP(Black Phosphorus), 또는 TMDC(Transition Metal Dichalcogenide, 전이금속 디칼코게나이드)를 포함하는 2차원 층상 구조를 갖는 반 데르 발스 2차원 물질층을 포함하는 것을 특징으로 하는 트랜지스터
|
| 10 |
10
제1항에 있어서,상기 제1 절연막은 절연막 이중층을 포함하는 것을 특징으로 하는 트랜지스터
|
| 11 |
11
제1항에 있어서,상기 제1 절연막은 high-k 절연막 및 그 위의 hBN막을 포함하는 것을 특징으로 하는 트랜지스터
|
| 12 |
12
제1항에 있어서,상기 채널영역의 상기 2차원 물질층 위에는, 상기 제3 절연막 및 상기 탑게이트전극 사이에 제4 절연막을 더 포함하는 것을 특징으로 하는 트랜지스터
|
| 13 |
13
제12항에 있어서,상기 제3 절연막은 hBN막이며, 상기 제4 절연막은 high-k 절연막을 포함하는 것을 특징으로 하는 트랜지스터
|
| 14 |
14
제1항에 있어서,상기 2차원 물질층의 상기 드레인영역의 상면과 측면 상에 상기 제2 절연막과 상기 흑연전극층이나 금속전극층이 형성된 경우, 상기 드레인전극은 상기 흑연전극층이나 금속전극층에 콘택되는 구조를 포함하는 것을 특징으로 하는 트랜지스터
|
| 15 |
15
제1항에 있어서,상기 드레인전극과 상기 소스전극 사이에 인가하는 바이어스 전압의 극성에 따라 n형 또는 p형으로 동작하는 것을 특징으로 하는 트랜지스터
|
| 16 |
16
백게이트전극을 형성하는 단계;상기 백게이트전극 위에 제1 절연막을 형성하는 단계;상기 제1 절연막 상에 2차원 물질층을 형성하되, 소스영역을 위한 제1두께부분과 채널영역 및 드레인영역을 위한 제2두께부분을 포함하는 2차원 물질층을 형성하는 단계;상기 2차원 물질층의 상기 드레인영역 상에 제2 절연막, 및 흑연전극층이나 금속전극층을 형성하는 단계;상기 소스영역과 상기 채널영역의 상기 2차원 물질층 및 상기 드레인영역의 상기 흑연전극층이나 금속전극층을 덮는 제3 절연막을 형성하는 단계; 및상기 2차원 물질층의 상기 소스영역에 콘택되는 소스전극, 상기 2차원 물질층의 상기 드레인영역 상의 상기 흑연전극층이나 금속전극층을 덮는 드레인전극, 및 상기 2차원 물질층의 상기 채널영역 상의 상기 제3 절연막 위에 형성된 탑게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터의 제조 방법
|
