맞춤기술찾기

이전대상기술

고주파 단일 집적회로 제작을 위한 다층구조 공정방법

  • 기술번호 : KST2015114596
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 고주파 단일 집적회로 제작을 위한 다층구조 공정방법에 관한 것으로서, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포하는 (a) 단계와, 제1 유전막 상부로 노출된 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착하는 (b) 단계, 및 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착하는 (c) 단계를 포함한다. 유전막, 다층구조, 능동소자, 공정
Int. CL H01L 27/06 (2006.01)
CPC H01L 27/06(2013.01) H01L 27/06(2013.01) H01L 27/06(2013.01) H01L 27/06(2013.01)
출원번호/일자 1020090062888 (2009.07.10)
출원인 한국과학기술원
등록번호/일자 10-1042266-0000 (2011.06.10)
공개번호/일자 10-2011-0005381 (2011.01.18) 문서열기
공고번호/일자 (20110617) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.07.10)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 양경훈 대한민국 대전광역시 유성구
2 김문호 대한민국 서울특별시 중랑구
3 양정길 대한민국 경기도 안양시 만안구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이은철 대한민국 서울특별시 송파구 법원로**길 **, A동 *층 ***호 (문정동, H비지니스파크)(*T국제특허법률사무소)
2 유완식 대한민국 서울특별시 강남구 테헤란로 ***, **층 *T 국제특허법률사무소 (역삼동, 여삼빌딩)(*T국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.07.10 수리 (Accepted) 1-1-2009-0420261-53
2 선행기술조사의뢰서
Request for Prior Art Search
2010.12.22 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2011.01.14 수리 (Accepted) 9-1-2011-0002303-02
4 의견제출통지서
Notification of reason for refusal
2011.01.21 발송처리완료 (Completion of Transmission) 9-5-2011-0040440-11
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.02.15 수리 (Accepted) 1-1-2011-0107089-45
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.02.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0107090-92
7 등록결정서
Decision to grant
2011.05.31 발송처리완료 (Completion of Transmission) 9-5-2011-0293992-68
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서, 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서, (a) 갈륨비소(GaAs), 인듐인(InP) 또는 실리콘 게르마늄(SiGe) 중에 어느 하나로 구성되는 반도체 기판(105, 303)을 구비하는 단계; (b) 금속증착을 통해 상기 반도체 기판(105, 303) 상부에 p형 오믹 금속층(101, 301)과 n형 오믹 금속층(102, 302)을 증착하고, 습식식각을 통해 순수 반도체층(103)을 외기에 노출시킴과 아울러 상기 반도체 기판(105, 303) 상부에 저항(TFR: Thin Film Resistor)(104, 305)을 증착하는 단계; (c) 상기 반도체 기판(105, 303) 상부에 제1 기둥(pole, 106, 302, 306)과의 접속을 위한 접지면(107, 304)을 증착하고, 상기 접지면(107, 304) 상부에 상기 제1 기둥(pole, 106, 302, 306)을 증착함과 아울러 n형 오믹 금속층(102, 302) 상부에 제1 기둥(pole, 106, 302, 306)을 증착하는 단계; (d) 상기 제1 기둥(pole, 106, 302, 306)이 외기에 노출되도록 반도체 기판(105, 303) 상부로 제1 유전막(108, 307)을 도포하는 단계; (e) 상기 제1 유전막(108, 307) 상부로 노출된 상기 p형 오믹 금속층(101, 301) 또는 n형 오믹 금속층(102, 302) 및 제1 기둥(pole, 106, 302, 306) 상부에 제1 금속(201, 308)을 증착하고, 상기 제1 금속(201, 308) 및 제1 유전막(108, 307) 상부에 도포하되, 상기 제1 금속(201, 308)이 외기에 노출되도록 절연물질(SiNx, 202, 309)에 via-hole을 형성하여 상기 제1 금속(201, 308) 및 절연물질(SiNx, 202, 309) 상부에 제2 금속(204, 310)을 증착하는 단계; 및 (f) 상기 제2 금속 상부에 제2 기둥(pole, 311)을 증착시킴과 아울러 상기 제2 기둥(pole, 311)이 외기에 노출되도록 상기 절연물질(SiNx, 202, 309) 및 제2 금속(204, 310) 상부로 제2 유전막(312)을 도포하고, 상기 제2 기둥(pole, 311) 상부에 마이크로스트립라인(microstrip-lin, 313) 및 스파이럴 인덕터(314)를 포함하는 신호선(signal line)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
2 2
삭제
3 3
제 1 항에 있어서, 습식식각을 통해 노출된 순수 반도체층(103)과, 반도체 기판(105, 303) 상부에 증착된 p형 오믹 금속층(101, 301) 및 n형 오믹 금속층(102, 302)의 구성을 통해 고주파용 PIN 다이오드의 기능을 수행하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
4 4
제 1 항에 있어서, 상기 (e) 단계는, (e-1) 제1 유전막(108, 307) 상부로 노출된 p형 오믹 금속층(101, 301) 및 제1 기둥(pole, 106, 302, 306) 상부에 MIM(Metal-Insulator-Metal) 구조의 커패시터 구성을 위한 제1 금속(201, 308)을 증착하는 단계; (e-2) 상기 제1 금속(201, 308) 및 제1 유전막(108, 307) 상부에 절연물질(SiNx, 202, 309)을 도포하고, 상기 제1 금속(201, 308)이 외기에 노출되도록 절연물질(SiNx, 202, 309)의 소정부위에 via-hole(203)을 형성하는 단계; 및 (e-3) 상기 via-hole(203)을 통해 외기에 노출된 상기 제1 금속(201, 308) 및 절연물질(SiNx, 202, 309) 상부에 제2 금속(204, 310)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
5 5
제 1 항에 있어서, 상기 (f) 단계는, (f-1) p형 오믹 금속층(101, 301) 및 제1 기둥(pole, 106, 302, 306) 상부에 각각 증착된 제1 금속(201, 308)과 증착을 통해 접속된 제2 금속(204, 310)의 상부에 제2 기둥(pole, 311)을 증착하는 단계; (f-2) 상기 제2 기둥(pole, 311)이 외기에 노출되도록 절연물질(SiNx, 202, 309) 및 제2 금속(204, 310) 상부로 제2 유전막(312)을 도포하는 단계; 및 (f-3) 상기 제2 기둥(pole, 311) 상부에 마이크로스트립라인(microstrip-lin, 313) 및 스파이럴 인덕터(314)를 포함하는 신호선(signal line)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
6 6
제 1 항에 있어서, 상기 제1 유전막 및 제2 유전막은, 소자들간의 커플링현상을 방지하기 위해 유전상수가 낮은 BCB(Benzo Cyclo Butene) 또는 polyimide 중에 어느 하나로 형성되는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
7 7
제 5 항에 있어서, 상기 신호선은, 그 하단에 증착된 제2 기둥(pole, 311)으로부터 상기 제2 금속(204, 310) 및 제1 금속(201, 308)과 접지되는 경우, 제1 금속(201, 308), 절연물질(309) 및 제2 금속(204, 310)이 순차적으로 적층된 스파이럴 구성에 의해 인덕터(314)의 기능을 수행하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
8 8
제 5 항에 있어서, 상기 신호선은, 그 하단에 제2 기둥(pole, 311)을 제외한 반도체 기판(105, 303) 상부에 증착된 접지면(107, 304)과 수직을 이루는 경우, 마이크로스트립라인의 기능을 수행 하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
9 9
제 5 항에 있어서, RF 신호가 상기 신호선의 마이크로스트립라인을 통과할 경우, 최소한의 삽입 손실을 얻기 위해 상기 신호선의 특성저항(characteristic impedance)을 50Ω으로 적용하고, 이에 따라 접지면(107, 304)과 상기 신호선의 거리 및 상기 신호선의 너비가 가변되는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.