1 |
1
기판;
상기 기판 상에 형성되고, 서로 분리된 질화막쌍들을 가지는 게이트 구조물들;
제1방향으로 신장되고, 상기 기판으로부터 형성되어 상기 제1방향과 수직인 제2방향으로 2개의 게이트 구조물들을 전기적으로 절연시키는 절연층;
상기 기판으로부터 형성되고, 상기 게이트 구조물들의 일측면에 형성된 소스 영역; 및
상기 기판으로부터 형성되고, 상기 소스 영역에 대향하는 드레인 영역을 포함하는 비휘발성 메모리
|
2 |
2
제1항에 있어서, 상기 게이트 구조물은,
상기 기판 상에 형성된 터널링 유전막;
상기 터널링 유전막 상에 형성된 상기 질화막쌍;
상기 질화막쌍 사이의 이격공간에 매립된 층간 절연막;
상기 층간 절연막 상부 및 질화막쌍 상에 형성된 블로킹 유전막; 및
상기 블로킹 유전막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 비휘발성 메모리
|
3 |
3
제2항에 있어서, 상기 층간 절연막은 상기 질화막쌍의 각각의 질화막을 서로 분리시키는 것을 특징으로 하는 비휘발성 메모리
|
4 |
4
제2항에 있어서, 상기 터널링 유전막은 실리콘 산화물로 구성되고, 프로그램 동작시 전하가 상기 질화막의 계면에 트랩되는 것을 특징으로 하는 비휘발성 메모리
|
5 |
5
제4항에 있어서, 상기 질화막쌍은 프로그램 동작시, 개별적으로 각각의 상기 게이트 전극에 프로그램 전압을 인가하여 서로 독립적으로 전하를 트랩하는 것을 특징으로 하는 비휘발성 메모리
|
6 |
6
기판 상에 터널링 유전막 및 질화막을 순차적으로 형성하는 단계;
상기 질화막을 제2방향으로 패터닝하여 2개로 분리된 질화막들을 형성하는 단계;
상기 분리된 2개의 질화막 사이의 이격공간을 매립하여 층간 절연막을 형성하는 단계;
상기 층간 절연막 상부 및 상기 분리된 질화막 상부에 블로킹 유전막을 형성하는 단계;
상기 블로킹 유전막 상부에 게이트 전극을 형성하는 단계; 및
상기 게이트 전극, 블로킹 유전막, 층간 절연막, 질화막, 절연막 및 터널링 유전막을 패터닝하여 게이트 패턴을 형성하는 단계; 및
상기 게이트 패턴을 제1 방향으로 패터닝하고, 패터닝된 이격 공간에 절연층을 매립하여 서로 분리된 2개의 게이트 구조물들을 형성하는 단계를 포함하는 비휘발성 메모리의 제조방법
|
7 |
7
제6항에 있어서, 상기 층간 유전막을 형성하는 단계와 상기 블로킹 유전막을 형성하는 단계는 동일 공정으로 진행되는 것을 특징으로 하는 비휘발성 메모리의 제조방법
|
8 |
8
제6항에 있어서, 상기 질화막에 대한 제2 방향으로의 패터닝은 하부의 상기 터널링 유전막이 노출되도록 진행되는 것을 특징으로 하는 비휘발성 메모리의 제조방법
|
9 |
9
제6항에 있어서, 상기 게이트 패턴의 패터닝은 기판의 표면이 노출되도록 진행되는 것을 특징으로 하는 비휘발성 메모리의 제조방법
|