맞춤기술찾기
이전대상기술
독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법
- 기술번호 : KST2015136108
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명은 터널링 전계효과 트랜지스터에 관한 것으로, 더욱 상세하게는 반도체 핀의 양측에 독립적으로 동작 되도록 분리된 수직형 듀얼 게이트(dual gates)를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법에 관한 것이다. |
|---|---|
| Int. CL | H01L 29/78 (2006.01.01) H01L 21/336 (2006.01.01) |
| CPC | H01L 29/7855(2013.01) H01L 29/7855(2013.01) H01L 29/7855(2013.01) H01L 29/7855(2013.01) |
| 출원번호/일자 | 1020120052537 (2012.05.17) |
| 출원인 | 서울대학교산학협력단, 서강대학교산학협력단 |
| 등록번호/일자 | 10-1286707-0000 (2013.07.10) |
| 공개번호/일자 | |
| 공고번호/일자 | (20130716) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2012.05.17) |
| 심사청구항수 | 12 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 대한민국 | 서울특별시 관악구 |
| 2 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박병국 | 대한민국 | 서울 서초구 |
| 2 | 김상완 | 대한민국 | 서울 관악구 |
| 3 | 최우영 | 대한민국 | 서울 동작구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 권오준 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 서울특별시 관악구 | |
| 2 | 서강대학교산학협력단 | 서울특별시 마포구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.05.17 | 수리 (Accepted) | 1-1-2012-0395663-10 |
| 2 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2012.05.24 | 수리 (Accepted) | 1-1-2012-0417157-24 |
| 3 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 4 | 선행기술조사의뢰서 Request for Prior Art Search |
2013.03.13 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 5 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2013.03.14 | 수리 (Accepted) | 1-1-2013-0220681-18 |
| 6 | 선행기술조사보고서 Report of Prior Art Search |
2013.04.09 | 수리 (Accepted) | 9-1-2013-0026169-00 |
| 7 | 등록결정서 Decision to grant |
2013.05.27 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0361619-51 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.11.25 | 수리 (Accepted) | 4-1-2020-5265458-48 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 일정 높이의 반도체 핀이 형성된 반도체 기판;상기 반도체 핀을 사이에 두고 양측으로 각각 소정의 거리 떨어진 위치의 상기 반도체 기판에 형성된 p+ 영역과 n+ 영역;상기 반도체 핀의 일측과 상기 n+ 영역 사이에 제 1 게이트 절연막을 사이에 두고 형성된 제 1 게이트; 및상기 반도체 핀의 타측과 상기 p+ 영역 사이에 제 2 게이트 절연막을 사이에 두고 상기 제 1 게이트와 전기적으로 분리되도록 형성된 제 2 게이트를 포함하여 구성된 것을 특징으로 하는 터널링 전계효과 트랜지스터 |
| 2 |
2 제 1 항에 있어서,상기 제 1 게이트 및 상기 제 2 게이트는 서로 다른 물질로 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터 |
| 3 |
3 제 1 항에 있어서,상기 제 1 게이트 및 상기 제 2 게이트는 반도체 물질에 서로 다른 불순물이 도핑되어 형성되거나 동일한 불순물로 도핑 농도가 서로 다르게 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터 |
| 4 |
4 제 3 항에 있어서,상기 제 1 게이트는 상기 n+ 영역에 도핑된 불순물과 동일한 n형 불순물로 도핑되어 형성되고,상기 제 2 게이트는 상기 p+ 영역에 도핑된 불순물과 동일한 p형 불순물로 도핑되어 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터 |
| 5 |
5 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 반도체 핀의 높이는 터널링 접합 면적을 결정하는 것을 특징으로 하는 터널링 전계효과 트랜지스터 |
| 6 |
6 제 5 항에 있어서,상기 반도체 핀 및 상기 반도체 기판은 실리콘, 실리콘게르마늄, 게르마늄 및 3-5족 화합물 반도체 물질 중 어느 하나 이상으로 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터 |
| 7 |
7 제 6 항에 있어서,상기 제 1 게이트 절연막 및 상기 제 2 게이트 절연막은 실리콘 산화막 (SiO2), 스트론튬 산화막(SrO), 실리콘 질화막(Si3N4), 알루미늄 산화막(A12O3), 마그네슘 산화막(MgO), 스칸듐 산화막(Sc2O3), 가돌리늄 산화막(Gd2O3), 이트륨 산화막(Y2O3), 사마륨 산화막(Sm2O3), 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈 산화막(Ta2O5), 바륨 산화막(BaO) 및 비스무스 산화막(Bi2O3) 중 어느 하나로 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터 |
| 8 |
8 반도체 기판에 하드 마스크를 형성하는 제 1 단계;상기 하드 마스크의 일 측벽에 측벽 스페이서를 형성하는 제 2 단계;상기 하드 마스크 및 상기 측벽 스페이서를 식각 마스크로 하여 상기 반도체 기판을 비등방성으로 일정 깊이 식각하여 일측으로 단차지게 하는 제 3 단계;상기 반도체 기판의 단차진 일측에 제 1 게이트 절연막을 형성하는 제 4 단계;상기 기판 전면에 제 1 게이트 물질을 증착하고 비등방성으로 식각하여 상기 반도체 기판의 단차진 일측 측벽에 상기 제 1 게이트 절연막을 사이에 두고 제 1 게이트를 형성하는 제 5 단계;상기 기판 전면에 제 1 도전형 불순물을 도핑하여 상기 제 1 게이트 일측으로 상기 반도체 기판에 제 1 도전형 고농도 도핑 영역을 형성하는 제 6 단계;상기 기판 전면에 더미 절연막을 증착하고 상기 하드 마스크가 드러나도록 평탄화시키는 제 7 단계;상기 하드 마스크를 제거하고 상기 측벽 스페이서 및 상기 더미 절연막을 식각 마스크로 하여 상기 반도체 기판의 타측을 비등방성으로 일정 깊이 식각하여 반도체 핀을 형성하는 제 8 단계;상기 반도체 핀이 형성된 상기 반도체 기판의 타측에 제 2 게이트 절연막을 형성하는 제 9 단계;상기 기판 전면에 제 2 게이트 물질을 증착하고 비등방성으로 식각하여 상기 반도체 기판의 타측에 상기 제 2 게이트 절연막을 사이에 두고 제 2 게이트를 형성하는 제 10 단계; 및상기 기판 전면에 제 2 도전형 불순물을 도핑하여 상기 제 2 게이트 일측으로 상기 반도체 기판에 제 2 도전형 고농도 도핑 영역을 형성하는 제 11 단계를 포함하여 구성된 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법 |
| 9 |
9 제 8 항에 있어서,상기 제 1 게이트 물질 및 상기 제 2 게이트 물질은 일함수가 서로 다른 물질인 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법 |
| 10 |
10 제 8 항에 있어서,상기 제 1 게이트 물질 및 상기 제 2 게이트 물질은 반도체 물질이고,상기 제 6 단계에서 상기 제 1 도전형 불순물의 도핑은 상기 제 1 게이트에도 동시에 도핑 되고,상기 제 11 단계에서 상기 제 2 도전형 불순물의 도핑은 상기 제 2 게이트에도 동시에 도핑 되는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법 |
| 11 |
11 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 3 단계 및 상기 제 8 단계에서 상기 반도체 기판의 식각 깊이는 서로 동일하게 하고, 상기 제 4 단계에서 상기 제 1 게이트 절연막 형성 및 상기 제 9 단계에서 제 2 게이트 절연막 형성은 열 산화공정을 통하여 이루어지는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법 |
| 12 |
12 제 11 항에 있어서,상기 제 1 단계 이전에 상기 반도체 기판에 버퍼층을 먼저 형성하고, 상기 버퍼층 상에 상기 하드 마스크를 형성하고,상기 제 3 단계에서 상기 반도체 기판 식각시 상기 하드 마스크 및 상기 측벽 스페이서 일측으로 드러난 상기 버퍼층을 먼저 식각하여 제거하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 교육과학기술부 | (재)스마트 IT 융합 시스템 연구단 | 글로벌프론티어사업(다차원 스마트 IT 융합 시스템 연구) | 나노혁신소자기술개발 |
| 2 | 지식경제부 | 서강대학교 산학협력단 | 산업원천기술개발사업(정보통신) | 22nm급 이하 파운드리 소자 및 PDK 기술 개발 |
| 공개전문 정보가 없습니다 |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1286707-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20120517 출원 번호 : 1020120052537 공고 연월일 : 20130716 공고 번호 : 특허결정(심결)연월일 : 20130527 청구범위의 항수 : 12 유별 : H01L 29/78 발명의 명칭 : 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
| 1 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 256,500 원 | 2013년 07월 10일 | 납입 |
| 제 4 년분 | 금 액 | 212,800 원 | 2016년 07월 05일 | 납입 |
| 제 5 년분 | 금 액 | 212,800 원 | 2017년 06월 26일 | 납입 |
| 제 6 년분 | 금 액 | 152,000 원 | 2018년 06월 20일 | 납입 |
| 제 7 년분 | 금 액 | 278,000 원 | 2019년 07월 10일 | 납입 |
| 제 8 년분 | 금 액 | 286,340 원 | 2020년 07월 15일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2012.05.17 | 수리 (Accepted) | 1-1-2012-0395663-10 |
| 2 | [출원서등 보정]보정서 | 2012.05.24 | 수리 (Accepted) | 1-1-2012-0417157-24 |
| 3 | 출원인정보변경(경정)신고서 | 2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 4 | 선행기술조사의뢰서 | 2013.03.13 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 5 | [출원서등 보정]보정서 | 2013.03.14 | 수리 (Accepted) | 1-1-2013-0220681-18 |
| 6 | 선행기술조사보고서 | 2013.04.09 | 수리 (Accepted) | 9-1-2013-0026169-00 |
| 7 | 등록결정서 | 2013.05.27 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0361619-51 |
| 8 | 출원인정보변경(경정)신고서 | 2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 9 | 출원인정보변경(경정)신고서 | 2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 10 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 11 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 12 | 출원인정보변경(경정)신고서 | 2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 13 | 출원인정보변경(경정)신고서 | 2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 14 | 출원인정보변경(경정)신고서 | 2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 15 | 출원인정보변경(경정)신고서 | 2020.11.25 | 수리 (Accepted) | 4-1-2020-5265458-48 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1345164397 |
|---|---|
| 세부과제번호 | 2011-0031842 |
| 연구과제명 | 다차원 스마트 IT 융합 시스템 연구기획평가비 |
| 성과구분 | 등록 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 재단법인 다차원 스마트 아이티 융합시스템 연구단 |
| 성과제출연도 | 2011 |
| 연구기간 | 201109~202008 |
| 기여율 | 0.25 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415115969 |
|---|---|
| 세부과제번호 | 10039174 |
| 연구과제명 | 22nm급 이하 파운드리 소자 및 PDK 기술 개발 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 삼성전자(주) |
| 성과제출연도 | 2011 |
| 연구기간 | 201105~201602 |
| 기여율 | 0.25 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | NT(나노기술) |
| 과제고유번호 | 1415128784 |
|---|---|
| 세부과제번호 | H0301-13-1007 |
| 연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
| 성과구분 | 등록 |
| 부처명 | 미래창조과학부 |
| 연구관리전문기관명 | |
| 연구주관기관명 | |
| 성과제출연도 | 2013 |
| 연구기간 | 201006~201312 |
| 기여율 | 0.25 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1711004089 |
|---|---|
| 세부과제번호 | 2012M3A6A6054186 |
| 연구과제명 | 초저전력 초소형 나노소자 및 재구성 가능 3차원 집적 시스템 |
| 성과구분 | 등록 |
| 부처명 | 미래창조과학부 |
| 연구관리전문기관명 | |
| 연구주관기관명 | |
| 성과제출연도 | 2013 |
| 연구기간 | 201109~202008 |
| 기여율 | 0.25 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1345156494 |
|---|---|
| 세부과제번호 | 2009-0082439 |
| 연구과제명 | 고에너지 효율의 IC 구현을 위한 차세대 녹색 터널링 트랜지스터 개발 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 서강대학교 산학협력단 |
| 성과제출연도 | 2011 |
| 연구기간 | 200906~201205 |
| 기여율 | 0.25 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1345164397 |
|---|---|
| 세부과제번호 | 2011-0031842 |
| 연구과제명 | 다차원 스마트 IT 융합 시스템 연구기획평가비 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 재단법인 다차원 스마트 아이티 융합시스템 연구단 |
| 성과제출연도 | 2011 |
| 연구기간 | 201109~202008 |
| 기여율 | 0.25 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415115969 |
|---|---|
| 세부과제번호 | 10039174 |
| 연구과제명 | 22nm급 이하 파운드리 소자 및 PDK 기술 개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 삼성전자(주) |
| 성과제출연도 | 2011 |
| 연구기간 | 201105~201602 |
| 기여율 | 0.25 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | NT(나노기술) |
| 과제고유번호 | 1415123314 |
|---|---|
| 세부과제번호 | H0301-12-1007 |
| 연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 (NIPA) |
| 연구주관기관명 | 서강대학교산학협력단 |
| 성과제출연도 | 2012 |
| 연구기간 | 201006~201312 |
| 기여율 | 0.25 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020130168450] | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | 새창보기 |
|---|---|---|
| [1020130167249] | 측면 확산 ＭＯＳ 소자 및 그의 제조 방법 | 새창보기 |
| [1020130154405] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020130154142] | 파이프라인 ＡＤＣ | 새창보기 |
| [1020130147924] | 실리콘 집적가능한 게르마늄 기반의 높은 정공이동도를 갖는 트랜지스터 | 새창보기 |
| [1020130118683] | 디시-디시 벅 컨버터 | 새창보기 |
| [1020130114936] | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | 새창보기 |
| [1020130092703] | 반도체 소자 및 그 제조 방법 | 새창보기 |
| [1020130083327] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
| [1020130077821] | 저항 변화를 기반으로 한 나노 스케일의 전자기계적 구조의 스위치 소자 | 새창보기 |
| [1020130066455] | 주파수 고정 장치 | 새창보기 |
| [1020130063276] | 클록 및 데이터 복원 장치 | 새창보기 |
| [1020130063271] | 멀티채널 인터페이스 장치 | 새창보기 |
| [1020130054983] | 디지털 위상 고정 루프 장치 | 새창보기 |
| [1020130044025] | 디지털 위상 고정 루프 회로 | 새창보기 |
| [1020130034277] | 게르마늄 전기발광소자 및 그 제조방법 | 새창보기 |
| [1020130023136] | ESD 보호회로 | 새창보기 |
| [1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020130017211] | 저전압 적분기 회로 | 새창보기 |
| [1020120138825] | ESD 보호회로 | 새창보기 |
| [1020120131674] | 다상 스위칭 기반의 Ｃｌａｓｓ-Ｄ 출력단 회로 | 새창보기 |
| [1020120129957] | 이중채널 ＳＡＲ 및 플래쉬 ＡＤＣ를 이용한 하이브리드 파이프라인 ＡＤＣ | 새창보기 |
| [1020120128877] | ESD 보호회로 | 새창보기 |
| [1020120123624] | 레인지 스케일링을 이용한 SAR ADC | 새창보기 |
| [1020120123502] | 전력 ＭＯＳＦＥＴ 및 이의 제조 방법 | 새창보기 |
| [1020120115412] | 응답 특성을 향상시키는 벅 변환기 | 새창보기 |
| [1020120114380] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120114301] | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | 새창보기 |
| [1020120110439] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120105384] | 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자 | 새창보기 |
| [1020120084097] | 발광 다이오드 조명 구동 장치 및 방법 | 새창보기 |
| [1020120075133] | 미소 유체 세포배양장치와 그 제조방법, 그리고 그 세포배양장치를 이용한 세포 배양방법 | 새창보기 |
| [1020120074655] | 단일세포 배양을 위한 미소 세포 배양장치 및 이를 이용한 세포 배양방법 | 새창보기 |
| [1020120070923] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070677] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070676] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120060401] | 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 ＡＤＣ 및 이를 이용한 아날로그－디지털 변환 방법 | 새창보기 |
| [1020120054851] | 전압 레벨 쉬프터 | 새창보기 |
| [1020120054849] | 전류 감지 및 적응적 기준 전압 제어를 이용한 전류 공급 장치 | 새창보기 |
| [1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020120029860] | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | 새창보기 |
| [1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
| [1020120024299] | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | 새창보기 |
| [1020120008700] | 단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이 | 새창보기 |
| [1020120006518] | 정전식 터치센서 | 새창보기 |
| [1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ＡＤＣ | 새창보기 |
| [1020120005252] | 채널 간 부정합 문제를 최소화한 ４채널 파이프라인 ＳＡＲ ＡＤＣ | 새창보기 |
| [1020110134603] | 데이터 통신 수신기용 적응형 등화기 | 새창보기 |
| [1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
| [1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
| [1020110095906] | 초음파 진단 장치의 아날로그 빔포머 | 새창보기 |
| [1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020110090485] | 비대칭 Ｔ형 전기기계 메모리 소자 | 새창보기 |
| [1020110082461] | ＥＭＩ 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
| [1020110080686] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110071900] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
| [1020110064286] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
| [1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020110056421] | ＣＤＳ를 이용한 ＡＤＣ 및 이를 이용한 ＡＤ 변환방법 | 새창보기 |
| [1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
| [1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
| [1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ＡＤＣ | 새창보기 |
| [1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ＡＤＣ (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
| [1020100079077] | 이차원 ＩＮＬ ｂｏｕｎｄｅｄ 스위칭 기법을 사용하는 ＤＡＣ (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
| [1020100075309] | 커패시터 및 증폭기를 공유하는 ＡＤＣ (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
| [1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
| [1020100030976] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
| [1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 ＤＡＣ (Current steering DAC based on a multi-local matching technique) | 새창보기 |
| [1020100027825] | 가변 이득 증폭기를 갖는 ＡＤＣ (ADC using Variable Gain Amplifier) | 새창보기 |
| [1020100018154] | 광대역 디지털 주파수 합성기 | 새창보기 |
| [1020100002352] | 디스플레이 및 모바일용 PMIC 및 BMIC 개발의 사업수행 결과로서 취득한 지식재산권 및 기타 노하우 | 새창보기 |
| [1020090121167] | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | 새창보기 |
| [1020090082268] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
| [1020090078598] | 트랩을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020090077484] | 홀의 이동도를 향상시킨 트랜지스터 제조 방법 | 새창보기 |
중요키워드
| [KST2015159267][서울대학교] | 티형 게이트 전극 및 형성방법 | 새창보기 |
|---|---|---|
| [KST2015135198][서울대학교] | 금속 산화물층의 제조 방법, 상기 방법을 이용하여 제조한 박막 트랜지스터 기판 및 그 제조 방법 | 새창보기 |
| [KST2019011530][서울대학교] | 전계효과트랜지스터 제작을 위한 패턴화된 이황화몰리브덴 박막층 형성 장치 및 패턴화된 이황화 몰리브덴 박막층을 이용한 전계 효과 트랜지스터 제작 방법 | 새창보기 |
| [KST2014058647][서울대학교] | 자기 조립 펩타이드를 이용한 단일벽 탄소나노튜브 전계 효과 트랜지스터의 기능화 방법, 이에 의하여 제조된 단일벽 탄소나노튜브 전계 효과 트랜지스터를 포함하는 트리메틸아민 검출 센서 및 이를 이용한 해산물 | 새창보기 |
| [KST2015161705][서울대학교] | 낮은 누설전류를 갖는 기둥형 전계효과트랜지스터 | 새창보기 |
| [KST2014058499][서울대학교] | 높은 전하 이동도를 갖는 산화물 반도체 제조 시스템 및 방법 | 새창보기 |
| [KST2015159955][서울대학교] | 게이트 리세스 및 게이트 형성방법 | 새창보기 |
| [KST2015159584][서울대학교] | 핀과 리세스 혼합 채널을 가진 전계효과트랜지스터 및 그제조방법 | 새창보기 |
| [KST2015161260][서울대학교] | 낮은 누설전류를 갖는 ＦＩＮ 전계효과트랜지스터 및 그제조 방법 | 새창보기 |
| [KST2015159107][서울대학교] | 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2015161047][서울대학교] | 금속 리프트 오프 공정을 이용한 다중 게이트 형성 방법 | 새창보기 |
| [KST2015160922][서울대학교] | 자기 정렬된 듀얼게이트 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015159551][서울대학교] | 광감지용 유기 박막 트랜지스터 | 새창보기 |
| [KST2015160812][서울대학교] | 이온화 충돌 소자 및 그 제조방법 | 새창보기 |
| [KST2015136894][서울대학교] | 고성능 단일 트랜지스터 플로팅 바디 ＤＲＡＭ 소자 및 그 제조 방법 | 새창보기 |
| [KST2015135928][서울대학교] | ｈｉｇｈ-Ｋ막을 스페이서 에치 스톱으로 이용하는 반도체 소자 형성 방법 및 관련된 소자 | 새창보기 |
| [KST2021009914][서울대학교] | 이차원 물질로 이루어진 게이트 절연막을 포함하는 전계 효과 트랜지스터 | 새창보기 |
| [KST2015161081][서울대학교] | 화학적 및 생물학적 센서를 위한 탄소나노튜브 절연체반도체 시스템 | 새창보기 |
| [KST2014037060][서울대학교] | 미세결정 실리콘 박막의 형성 방법 | 새창보기 |
| [KST2015137331][서울대학교] | 재설정 가능한 반도체 소자 | 새창보기 |
| [KST2015135862][서울대학교] | 반도체 소자의 제조 방법 | 새창보기 |
| [KST2017015169][서울대학교] | 비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법(TUNNEL FIELD-EFFECT TRANSISTOR WITH ASYMMETRIC CHANNEL AND GATE DIELECTRIC LAYER AND FABRICATION METHOD THEREOF) | 새창보기 |
| [KST2015159924][서울대학교] | 리세스 채널을 가지는 듀얼게이트 단전자 트랜지스터 및 그제조방법 | 새창보기 |
| [KST2015135234][서울대학교] | 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법 | 새창보기 |
| [KST2015137597][서울대학교] | 반도체 장치 및 그 제조 방법 | 새창보기 |
| [KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2015137272][서울대학교] | 매립 배선을 갖는 반도체 소자 형성 방법 및 관련된 소자 | 새창보기 |
| [KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015162471][서울대학교] | 낮은 누설전류를 갖는 고밀도 ＦＩＮ 전계효과트랜지스터및 그 제조 방법 | 새창보기 |
| [KST2015160182][서울대학교] | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|