1 |
1
반도체 소자에 있어서, 기판상에 기설정된 크기를 갖는 버퍼층;상기 버퍼층 상에 배치되는 제1 질화물층;상기 제1 질화물층 상부의 일 영역에 배치된 제2 질화물층;상기 제1 질화물층 상부의 제1 영역 및 상기 제2 질화물층의 측면을 둘러싸는 게이트 절연층; 상기 게이트 절연층 상부에 배치된 게이트 전극; 및상기 제1 질화물층 상부의 제2 영역에, 상기 게이트 전극과 이격되어 배치된 드레인 전극; 을 포함하는 반도체 소자
|
2 |
2
제1항에 있어서, 상기 제2 질화물층은 상기 제1 질화물층보다 고농도로 도핑(dopping) 된 것을 특징으로 하는 반도체 소자
|
3 |
3
제1항에 있어서, 상기 드레인 전극은, 상기 제2 영역 상에 존재하는 상기 게이트 절연층 및 상기 게이트 전극을 식각한 후에 형성된 것을 특징으로 하는 반도체 소자
|
4 |
4
제1항에 있어서, 상기 버퍼층은, 갈륨나이트라이드(GaN)층인 것을 특징으로 하는 반도체 소자
|
5 |
5
제1항에 있어서, 상기 게이트 절연층은, Al2O3층인 것을 특징으로 하는 반도체 소자
|
6 |
6
제1항에 있어서, 상기 제2 질화물층은 정육면체형, 직육면체형 및 원통형 중 적어도 하나의 형태인 것을 특징으로 하는 반도체 소자
|
7 |
7
제1항에 있어서, 상기 게이트 전극 상에 배치된 절연막; 및 상기 제2 질화물층, 상기 절연막 및 상기 게이트 절연층의 상부에 배치된 소스 전극; 을 더 포함하는 반도체 소자
|
8 |
8
반도체 소자의 제조 방법에 있어서, 기판상에 기설정된 크기를 갖는 버퍼층을 형성하는 단계;상기 버퍼층 상에 제1 질화물층을 형성하는 단계;상기 제1 질화물층 상에 제2 질화물층을 형성하는 단계;상기 제1 및 제2 질화물층의 일 영역을 부분 식각하는 단계;상기 식각된 제1 질화물층의 상부 및 상기 식각된 제2 질화물층을 둘러싸는 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계; 및 상기 제1 질화물층 상부의 일 영역에, 상기 게이트 전극과 이격된 드레인 전극을 형성하는 단계; 를 포함하는 제조 방법
|
9 |
9
제8항에 있어서, 상기 제2 질화물층은 상기 제1 질화물층보다 고농도로 도핑(dopping) 된 것을 특징으로 하는 제조 방법
|
10 |
10
제8항에 있어서, 상기 드레인 전극을 형성하는 단계는, 상기 일 영역 상에 형성된 상기 게이트 절연층 및 상기 게이트 전극을 식각한 후에 상기 드레인 전극을 형성하는 것을 특징으로 하는 제조 방법
|
11 |
11
제8항에 있어서, 상기 버퍼층은, 갈륨나이트라이드(GaN)층인 것을 특징으로 하는 제조 방법
|
12 |
12
제8항에 있어서, 상기 게이트 절연층은, Al2O3층인 것을 특징으로 하는 제조 방법
|
13 |
13
제8항에 있어서, 상기 제2 질화물층은 정육면체형, 직육면체형 및 원통형 중 적어도 하나의 형태인 것을 특징으로 하는 제조 방법
|
14 |
14
제8항에 있어서, 상기 게이트 전극 상에 절연막을 형성하는 단계; 및 상기 제2 질화물층, 상기 절연막 및 상기 게이트 절연층의 상부에 소스 전극을 형성하는 단계; 를 더 포함하는 제조 방법
|