| 1 |
1
반도체 소자 제조방법에 있어서,기판상에 제1 반도체층을 형성하는 단계;상기 제1 반도체층에 2차원 전자가스(2DEG;2-Dimensional Electron Gas)를 유발하는 제2 반도체층을 상기 제1 반도체층 상에 형성하는 단계;상기 제2 반도체층 상에 p 타입 도펀트로 도핑된 제3 반도체층을 형성하는 단계;기설정된 소스 구조, 드레인 구조 및 채널 구조를 갖도록, 상기 제1 반도체층, 제2 반도체층 및 제3 반도체층이 적층된 구조를 식각하는 단계;상기 채널 구조 내의 '제1 반도체층의 노출된 측면, 제2 반도체층의 노출된 측면 및 제3 반도체층의 노출된 측면'과 상기 채널 구조 내의 제3 반도체층의 상면을 덮도록 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 반도체 소자 제조방법
|
| 2 |
2
제1항에 있어서,상기 게이트 절연막을 형성하는 단계는,상기 채널 구조 내의 제1 반도체층, 제2 반도체층 및 제3 반도체층의 측면에 형성된 게이트 절연막의 두께가 상기 채널 구조 내의 제3 반도체층의 상면에 형성된 게이트 절연막의 두께보다 두껍도록 게이트 절연막을 형성하는 것을 특징으로 하는 반도체 소자 제조방법
|
| 3 |
3
제1항에 있어서,상기 게이트 절연막을 형성하는 단계는,상기 채널 구조 내의 제1 반도체층, 제2 반도체층 및 제3 반도체층의 측면과 상기 채널 구조 내의 제3 반도체층의 상면에 제1 게이트 절연막을 형성하는 단계;상기 채널 구조 내의 제1 반도체층, 제2 반도체층 및 제3 반도체층의 측면에 형성된 제1 게이트 절연막은 남기고 상기 채널 구조 내의 제3 반도체층 상면에 형성된 제1 게이트 절연막을 제거하는 단계; 및상기 채널 구조 내의 제3 반도체층의 상면 및 상기 제1 게이트 절연막 상에 제2 게이트 절연막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법
|
| 4 |
4
제1항에 있어서,상기 게이트 절연막을 형성하는 단계는,상기 채널 구조 내의 제1 반도체층, 제2 반도체층 및 제3 반도체층의 측면과 채널 구조 내의 제3 반도체층의 상면에 게이트 절연막을 형성하는 단계; 및상기 채널 구조 내의 제3 반도체층의 상면에 형성된 게이트 절연막의 두께가 상기 채널 구조 내의 제1 반도체층, 제2 반도체층 및 제3 반도체층의 측면에 형성된 게이트 절연막의 두께보다 작은 기 설정된 두께를 갖도록 상기 채널 구조 내의 제3 반도체층 상면에 형성된 게이트 절연막을 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법
|
| 5 |
5
제1항에 있어서,상기 식각하는 단계는,상기 기 설정된 소스 구조, 드레인 구조 및 채널 구조에 대응하는 패턴을 갖는 마스크층을 상기 제3 반도체층 상에 형성하여, 상기 제1 반도체층, 제2 반도체층 및 제3 반도체층이 적층된 구조를 건식 식각하는 단계;상기 채널 구조 내의 제1 반도체층, 제2 반도체층 및 제3 반도체층의 폭이 상기 채널 구조 내의 제3 반도체층 상에 형성된 상기 마스크 층의 폭보다 작은 폭을 갖도록 상기 채널 구조 내의 제1 반도체층, 제2 반도체층 및 제3 반도체층의 측면을 식각 용액으로 습식 식각하는 단계; 및상기 마스크층을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법
|
| 6 |
6
제5항에 있어서,상기 식각 용액은 TMAH(tetra-methyl ammonium hydroxide) 용액인 것을 특징으로 하는 반도체 소자 제조방법
|
| 7 |
7
제1항에 있어서,상기 소스 구조 내의 제2 반도체층에 접하는 소스 전극을 형성하고, 상기 드레인 구조 내의 제2 반도체층에 접하는 드레인 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법
|
| 8 |
8
제1항에 있어서,제1 반도체층은 GaN으로 구성되고, 상기 제2 반도체층은 AlGaN 또는 AlN으로 구성된 것을 특징으로 하는 반도체 소자 제조방법
|
| 9 |
9
반도체 소자에 있어서,제1 반도체층과 제2 반도체층이 적층된 소스 구조;상기 소스 구조와 이격되어 있으며, 제1 반도체층과 제2 반도체층이 적층된 드레인 구조;상기 소스 구조와 상기 드레인 구조를 연결하며, 제1 반도체층, 제2 반도체층 및 p형 도펀트로 도핑된 제3 반도체층이 적층된 채널구조;상기 채널 구조 내의 '제1 반도체층의 노출된 측면, 제2 반도체층의 노출된 측면 및 제3 반도체층의 노출된 측면'과, 상기 채널 구조 내의 제3 반도체층의 상면을 둘러싸는 게이트 절연막; 및상기 게이트 절연막 상에 배치된 게이트 전극;을 포함하는 반도체 소자
|
| 10 |
10
제9항에 있어서,상기 게이트 절연막은,상기 채널 구조의 상면보다 상기 채널 구조의 측면에 더 두껍게 형성된 것을 특징으로 하는 반도체 소자
|
| 11 |
11
제9항에 있어서,상기 게이트 전극은,상기 게이트 절연막의 노출된 면 각각의 기 설정된 영역 모두를 둘러싸도록 배치된 것을 특징으로 하는 반도체 소자
|
| 12 |
12
제9항에 있어서,제1 반도체층은 GaN으로 구성되고, 상기 제2 반도체층은 AlGaN 또는 AlN으로 구성된 것을 특징으로 하는 반도체 소자
|
| 13 |
13
제9항에 있어서,상기 소스 구조상에 배치된 소스 전극; 및상기 드레인 구조상에 배치된 드레인 전극;을 더 포함한 것을 특징으로 하는 반도체 소자
|
