맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법(Nitride-based Semiconductor Device Using Gate-all-around Structure and Method Thereof)

  • 기술번호 : KST2015225971
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법에 관한 것으로서, 제 1 질화물 반도체 박막 상에 나노 크기의 핀(fin)을 형성하는 단계, 상기 핀 상에 절연막을 증착한 후 상기 절연막의 상부와 가장자리 부분을 식각하여 상기 핀 둘레에 보호 절연막을 형성하는 단계, 상기 핀 주변의 제 1 질화물 반도체 박막을 식각하여 상기 보호 절연막이 형성되지 않은 핀의 하부가 외부로 노출되도록 하는 단계, 상기 노출된 핀의 하부를 습식 식각하여 기판과 격리된 나노 와이어를 형성하는 단계 및 상기 나노 와이어 둘레에 게이트 전극을 형성하는 단계를 포함하는 을 특징으로 한다.본 발명에 따르면 게이트 올 어라운드 구조는 채널 영역이 입체이기 때문에 우수한 소자 특성을 가지고, 질화물 반도체에서 노말리 오프 특성을 구현할 수 있어 고주파 소자 및 고출력 파워소자에 적용이 가능한 효과가 있다.
Int. CL H01L 29/78 (2006.01) H01L 21/318 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/7831(2013.01) H01L 29/7831(2013.01)
출원번호/일자 1020140054322 (2014.05.07)
출원인 경북대학교 산학협력단
등록번호/일자
공개번호/일자 10-2015-0127925 (2015.11.18) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2014.05.07)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이정희 대한민국 대구광역시 수성구
2 임기식 대한민국 대구광역시 북구
3 원철호 대한민국 대구시 달서구
4 조영우 대한민국 대구시 서구
5 김동석 대한민국 대구시 동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인(유한) 해담 대한민국 서울특별시 강남구 논현로 ***, **층 *호(역삼동, 송촌빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2014.05.07 수리 (Accepted) 1-1-2014-0429805-18
2 선행기술조사의뢰서
Request for Prior Art Search		 2014.11.06 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2014.12.11 수리 (Accepted) 9-1-2014-0097391-17
4 의견제출통지서
Notification of reason for refusal		 2015.05.26 발송처리완료 (Completion of Transmission) 9-5-2015-0346042-90
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2015.07.27 수리 (Accepted) 1-1-2015-0724221-86
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2015.08.25 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2015-0822589-37
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2015.08.25 수리 (Accepted) 1-1-2015-0822584-10
8 거절결정서
Decision to Refuse a Patent		 2016.01.13 발송처리완료 (Completion of Transmission) 9-5-2016-0030853-68
9 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)		 2016.01.27 수리 (Accepted) 1-1-2016-0089104-14
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제 1 질화물 반도체 박막 상에 나노 크기의 핀(fin)을 형성하는 단계;상기 핀 상에 절연막을 증착한 후 상기 절연막의 가장자리 부분을 식각하여 상기 핀 둘레에 보호막을 형성하는 단계;상기 핀 주변의 제 1 질화물 반도체 박막을 식각하여 상기 보호막이 형성되지 않은 핀의 하부가 외부로 노출되도록 하는 단계;상기 노출된 핀의 하부를 습식 식각하여 기판과 격리된 나노 와이어를 형성하는 단계; 및상기 나노 와이어의 둘레에 게이트 단자를 형성하는 단계를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
2 2
제 1 항에 있어서,상기 제 1 질화물 반도체 물질은 GaN인 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
3 3
제1항에 있어서, 상기 절연막은 상기 제 1 질화물 반도체 물질과는 다른 식각 특성을 갖는 물질이 사용되는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
4 4
제3항에 있어서,상기 절연막은 SiO2, SiN, HfO 중 어느 하나가 사용되는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
5 5
제1항에 있어서, 상기 제 1 질화물 반도체 박막 상에 나노 크기의 핀(fin)을 형성하는 단계는 상기 제 1 질화물 반도체 박막 상에 핀 구조를 형성하는 단계; 및상기 핀구조를 습식 식각하여 수직한 측면을 갖는 나노 크기의 핀을 형성하는 단계를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
6 6
제 1 항에 있어서,상기 나노 와이어 둘레에 게이트 단자를 형성하는 단계는상기 나노 와이어 둘레에 게이트 유전체층을 증착하는 단계; 및상기 게이트 유전체층 둘레에 게이트 금속층을 증착하는 단계를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
7 7
제2항에 있어서, 상기 나노 와이어 둘레에 게이트 단자를 형성하는 단계 이전에, 상기 나노 와이어 둘레에 제 2 질화물 반도체 물질로 이루어지는 이종접합층을 재성장시키는 단계가 선행하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
8 8
제7항에 있어서, 상기 제 2 질화물 반도체 물질은 AlGaN 또는 AIN인 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법
9 9
제 1 질화물 반도체 물질로 이루어지고, 중앙에 하부가 식각되어 기판 하부로부터 이격된 나노 와이어가 형성되는 기판과;상기 기판의 상부 일측에 형성된 소스전극 및 드레인 전극과;상기 나노 와이어를 둘러싸도록 형성되는 게이트 단자를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체
10 10
제 9 항에 있어서,상기 게이트 단자는 상기 나노 와이어를 둘러싸도록 형성되는 게이트 유전체층과 상기 게이트 유전체층을 둘러싸도록 형성되는 게이트 금속층을 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체
11 11
제 10 항에 있어서,상기 기판에는 복수 개의 나노 와이어가 상호 이격형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체
12 12
제 11 항에 있어서,상기 게이트 금속층은 게이트 유전체층이 형성된 모든 나노 와이어 전체를 둘러싸도록 형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체
13 13
제 11 항에 있어서,상기 소스전극과 드레인 전극은 상기 나노 와이어의 배열방향을 따라 바 형태로 형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체
14 14
제 9 항에 있어서,상기 나노 와이어의 둘레에는 제 2 질화물 반도체 물질을 재성장시켜 이루어지는 이종접합층이 더 형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.