| 1 |
1
직경 30 nm 내지 100 nm인 원기둥 형태이고, 불순물이 도핑된 나노선 코어;상기 나노선 코어의 외부에 위치하는 전자트랩층; 및상기 전자트랩층의 외부에 위치하는 게이트;를 포함하고, 상기 나노선 코어에 흐르는 전류는,상기 게이트에 상기 나노선 코어의 바디 전류가 흐르는 제1 문턱 전압보다 큰 전압이 인가되는 경우, 상기 인가되는 전압의 증가에 대응하여 점차 증가하고, 상기 게이트에 플랫 밴드(flat band) 전압보다 큰 전압이 인가되는 경우, 상기 나노선 코어의 전자가 상기 전자트랩층에 포획되고, 상기 전자의 포획에 따라 상기 나노선 코어의 표면 전류가 흐르는 제2 문턱 전압이 기 설정된 크기만큼 증가하여 상기 인가되는 전압의 증가에 대응하여 점차 감소하는, 나노선 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 나노선 코어는 GaN, SiGe, Si 또는 GaAs이고,상기 전자트랩층은 SiO2, HfO2, SiN 또는 Al2O3인, 나노선 트랜지스터
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 나노선 코어에 흐르는 전류는,상기 게이트에 상기 제2 문턱 전압보다 큰 전압이 인가되는 경우, 상기 인가되는 전압의 증가에 따라 다시 증가하는, 나노선 트랜지스터
|
| 6 |
6
제1항에 있어서,상기 나노선 코어와 상기 전자트랩층 사이에 위치하는 터널링 산화막층; 및상기 전자트랩층과 상기 게이트 사이에 위치하는 게이트 유전체층;을 더 포함하는 나노선 트랜지스터
|
| 7 |
7
제6항에 있어서,상기 터널링 산화막층은 Al2O3이고,상기 게이트 유전체층은 SiO2인, 나노선 트랜지스터
|
| 8 |
8
제1항의 나노선 트랜지스터;를 포함하고,상기 나노선 트랜지스터는,상기 게이트에 인가되는 전압이 바디 전류가 흐르는 제1 문턱 전압 영역인 경우 제1 디지털 값에 대응되는 제1 범위의 전압 값을 출력하고, 나노선 코어의 표면 전류가 흐르는 제2 문턱 전압 영역인 경우 제2 디지털 값에 대응되는 제2 범위의 전압 값을 출력하며, 최대 인가전압 영역인 경우 제3 디지털 값에 대응되는 제3 범위의 전압 값을 출력하는, 다치 논리 소자
|
