| 1 |
1
기판 상에 형성된 제 1 전극층;
상기 제 1 전극층 상에 형성된 발열성 전극층;
상기 발열성 전극층 상에 형성되고, 상기 발열성 전극층의 일부를 노출시키는 포어가 형성된 절연층;
상기 포어를 매립하는 형태로 형성되어 상기 발열성 전극층의 일부와 접촉하는 상변화 재료층; 및
상기 상변화 재료층의 상부에 형성된 제 2 전극층을 포함하되,
상기 상변화 재료층은,
Ge2Sb2+xTe5(0
|
| 2 |
2
삭제
|
| 3 |
3
제 1항에 있어서,
상기 주동작 영역의 두께는 상기 보조 영역의 두께보다 두꺼운 상변화 메모리 소자
|
| 4 |
4
제 1항에 있어서, 상기 보조 영역은,
상기 주동작 영역의 하부에 위치하는 제 1 보조 영역; 및
상기 주동작 영역의 상부에 위치하는 제 2 보조 영역
을 포함하는 상변화 메모리 소자
|
| 5 |
5
제 4항에 있어서,
상기 주동작 영역의 두께는 상기 제 1 보조 영역 및 상기 제 2 보조 영역을 합친 두께의 2배 이상인 상변화 메모리 소자
|
| 6 |
6
제 4항에 있어서,
상기 제 1 보조 영역 및 상기 제 2 보조 영역 각각의 두께는 500Å 내지 1000Å인 상변화 메모리 소자
|
| 7 |
7
제 1항에 있어서,
상기 포어의 크기는 50 nm 내지 500nm인 상변화 메모리 소자
|
| 8 |
8
제 1항에 있어서,
상기 상변화 재료층 상에 형성되며 상기 상변화 재료층을 노출시키는 비아홀이 형성된 제 2 절연층을 더 포함하고,
상기 제 2 전극층은 상기 비아홀을 통해 상기 상변화 재료층과 접촉하는 상변화 메모리 소자
|
| 9 |
9
제 1항에 있어서,
상기 발열성 전극층은 티탄질화물(TiN), 티탄산질화물(TiON), 티탄알루미늄질화물(TiAlN), 티탄실리콘질화물(TiSiN), 탄탈알루미늄질화물(TaAlN), 탄탈실리콘질화물(TaSiN) 및 실리콘게르마늄(SiGe) 중 어느 하나의 물질을 포함하는 상변화 메모리 소자
|
| 10 |
10
기판을 제공하는 단계;
상기 기판 상에 제 1 전극층을 형성하는 단계;
상기 제 1 전극층 상에 발열성 전극층을 형성하는 단계;
상기 발열성 전극층 상에 절연층을 형성하는 단계;
상기 절연층 내에 상기 발열성 전극층의 일부를 노출시키는 포어를 형성하는 단계;
상기 포어의 내부에 상기 발열성 전극층의 일부와 접촉하는 상변화 재료층을 형성하는 단계; 및
상기 상변화 재료층의 상부에 제 2 전극층을 형성하는 단계
를 포함하되,
상기 상변화 재료층은,
Ge2Sb2+xTe5(0
|
| 11 |
11
삭제
|
| 12 |
12
제 10항에 있어서, 상기 상변화 재료층을 형성하는 단계에서,
상기 주동작 영역은 Ge2Sb2Te5 타겟 및 Sb 타겟을 사용하는 스퍼터링 방법에 의해 형성되고,
상기 보조 영역은 Ge2Sb2Te5 타겟을 사용하는 스퍼터링 방법에 의해 형성되는 상변화 메모리 소자 제조 방법
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
