| 1 |
1
채널영역을 갖는 반도체 기판의 상기 채널영역을 덮도록 형성된 절연막;상기 절연막 위에 배치되고, 인가되는 전압에 따라 절연상태에서 도전상태로 전기적 특성이 변화하는 금속산화물 박막; 및상기 금속산화물 박막 위에 배치되어, 상기 금속산화물 박막의 상기 전기적 특성을 변화시킬 수 있는 게이트전극층을 구비하는 것을 특징으로 하는 게이트 스택
|
| 2 |
2
제1항에 있어서, 상기 절연막과 상기 금속산화물 박막 사이에 배치되고, 상기 게이트전극층과 함께 상기 금속산화물 박막의 전기적 특성을 변화시킬 수 있는 중간 게이트전극층을 더 포함하는 것을 특징으로 하는 게이트 스택
|
| 3 |
3
제2항에 있어서, 상기 게이트전극층과 상기 금속산화물 박막, 상기 중간 게이트전극층, 상기 절연막의 폭이 모두 동일하게 패터닝된 것을 특징으로 하는 게이트 스택
|
| 4 |
4
제2항에 있어서, 상기 게이트전극층 및 상기 금속산화물 박막의 폭이 상기 중간 게이트전극층 및 상기 절연막의 폭보다 작게 패터닝된 것을 특징으로 하는 게이트 스택
|
| 5 |
5
제1항에 있어서, 상기 반도체 기판은 실리콘 기판이고, 상기 절연막은 실리콘 산화막인 것을 특징으로 하는 게이트 스택
|
| 6 |
6
제1항에 있어서, 상기 금속산화물 박막은 전이금속 산화물, 강상관 전자계 산화물 또는 페르브스카이트계 결정에 금속원소가 도핑된 금속산화물 중에서 선택된 어느 하나인 것을 특징으로 하는 게이트 스택
|
| 7 |
7
제6항에 있어서, 상기 전이금속 산화물은 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO2), 니오븀 산화물(NbO2), 아연 산화물(ZnO), 지르코늄 산화물(ZrO2), 코발트 산화물(CoO), 구리 산화물(Cu2O) 중에서 선택된 적어도 어느 하나로 이루어진 것을 특징으로 하는 게이트 스택
|
| 8 |
8
제6항에 있어서, 상기 강상관 전자계 산화물은 프라세오듐 칼슘 망간 산화물(Pr1-xCaxMnO3), 비스무스 칼슘 망간 산화물(Bi1-xCaxMnO3), 란탄 칼슘 망간 산화물(La1-xCaxMnO3) 중에서 선택된 적어도 어느 하나로 이루어진 것을 특징으로 하는 게이트 스택
|
| 9 |
9
제6항에 있어서, 상기 금속원소가 도핑된 금속산화물은 니오븀이 도핑된 스트론튬 티탄 산화물(Nb-SrTiO3) 또는 크롬이 도핑된 스트론튬 지르코늄 산화물(Cr-SrZrO3) 중에서 선택된 적어도 하나로 이루어진 것을 특징으로 하는 게이트 스택
|
| 10 |
10
상부에 채널영역을 갖는 반도체 기판;상기 반도체 기판의 상부에 상기 채널영역에 의해 분리되어 배치된 소스 영역 및 드레인 영역;상기 채널영역을 덮도록 형성된 절연막;상기 절연막 위에 배치되고, 인가되는 전압에 따라 절연상태에서 도전상태로 전기적 특성이 변화하는 금속산화물 박막; 및상기 금속산화물 박막 위에 배치되어, 상기 금속산화물 박막의 상기 전기적 특성을 변화시킬 수 있는 게이트전극층; 및상기 소스 영역 및 드레인 영역에 각각 전기적으로 연결되도록 배치되는 소스 전극 및 드레인 전극을 구비하는 것을 특징으로 하는 메모리 전계효과 트랜지스터
|
| 11 |
11
제10항에 있어서, 상기 절연막과 상기 금속산화물 박막 사이에 배치되고, 상기 게이트전극층과 함께 상기 금속산화물 박막의 전기적 특성을 변화시킬 수 있는 중간 게이트전극층을 더 포함하는 것을 특징으로 하는 메모리 전계효과 트랜지스터
|
| 12 |
12
제11항에 있어서, 상기 게이트전극층과 상기 금속산화물 박막, 상기 중간 게이트전극층, 상기 절연막의 평면상의 크기가 모두 동일하게 패터닝된 것을 특징으로 하는 메모리 전계효과 트랜지스터
|
| 13 |
13
제11항에 있어서, 상기 게이트전극층 및 상기 금속산화물 박막의 평면상의 크기가 상기 중간 게이트전극층 및 상기 절연막의 평면상의 크기보다 작게 패터닝된 것을 특징으로 하는 메모리 전계효과 트랜지스터
|
| 14 |
14
채널영역을 갖는 반도체 기판의 상기 채널영역을 덮도록 형성된 절연막;상기 절연막 위에 배치되고, 인가되는 전압에 따라 절연상태에서 도전상태로 전기적 특성이 변화하는 금속산화물 박막; 및상기 금속산화물 박막 위에 배치되어, 상기 금속산화물 박막의 상기 전기적 특성을 변화시킬 수 있는 게이트전극층을 구비하는 것을 특징으로 하는 게이트 스택을 포함하는 메모리 전계효과 트랜지스터에 있어서,상기 게이트전극층에 제1 전압을 가하여, 상기 금속산화물 박막과 상기 절연막을 게이트절연막으로 이용하는 OFF 상태를 정의하는 단계; 및상기 게이트전극층에 제2 전압을 가하여, 상기 절연막을 게이트절연막으로 이용하는 ON 상태를 정의하는 단계를 포함하는 것을 특징으로 하는 메모리 전계효과 트랜지스터 구동방법
|
| 15 |
15
제14항에 있어서, 상기 절연막과 상기 금속산화물 박막 사이에 배치된 중간 게이트전극층과 상기 게이트전극층의 전위를 동일하게 설정하여, 트랜지스터의 충분한 드레인 전류를 확보하면서도 소자가 가진 메모리 상태를 그대로 유지하는 것을 특징으로 하는 메모리 전계효과 트랜지스터의 구동방법
|
| 16 |
16
제14항에 있어서, 상기 중간 게이트전극층과 상기 기판의 몸체 전극의 전위를 동일하게 설정하여 상기 기판에 흐르는 누설전류를 억제하는 것을 특징으로 하는 메모리 전계효과 트랜지스터 구동방법
|
| 17 |
17
제14항에 있어서, 상기 게이트전극층 및 상기 금속산화물 박막의 폭을 상기 중간 게이트전극층 및 상기 절연막의 폭보다 작게 하여, 상기 금속산화물 박막이 갖는 용량성분을 최소화하고, 소자의 동작전압을 절감하는 것을 특징으로 하는 메모리 전계효과 트랜지스터의 구동방법
|
| 18 |
18
제14항에 있어서, 상기 게이트전극층에 가해진 전압에 의해 상기 반도체 기판의 상부에 상기 채널영역에 의해 분리되어 배치된 소스 영역 및 드레인 영역을 흐르는 드레인 전류를 증가시키는 것을 특징으로 하는 메모리 전계효과 트랜지스터의 구동방법
|
