맞춤기술찾기
이전대상기술
신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법
- 기술번호 : KST2015115464
- 담당센터 : 대전기술혁신센터
- 전화번호 : 042-610-2279
| 요약 | 적층 칩 패키지는 제1 반도체 칩 및 제2 반도체 칩을 포함한다. 제1 반도체 칩은 복수의 제1 소자들을 포함하는 제1 반도체 다이 및 제1 반도체 다이의 상면에 형성되는 제1 배선층을 구비한다. 제2 반도체 칩은 복수의 제2 소자들을 포함하는 제2 반도체 다이, 제2 반도체 다이를 관통하는 복수의 TSV들, 제2 반도체 다이의 상면에 형성되는 제2 배선층, 및 제2 반도체 다이의 하면에 형성되는 제3 배선층을 구비하고, 제1 반도체 칩 상에 적층된다. 제3 배선층은 메시(mesh) 형태로 형성되어 제1 반도체 칩과 제2 반도체 칩 사이의 신호 간섭을 방지하는 신호 간섭 방지 패턴을 포함한다. |
|---|---|
| Int. CL | H01L 23/52 (2006.01) H01L 23/48 (2006.01) |
| CPC | |
| 출원번호/일자 | 1020120003993 (2012.01.12) |
| 출원인 | 한국과학기술원 |
| 등록번호/일자 | 10-1271645-0000 (2013.05.30) |
| 공개번호/일자 | |
| 공고번호/일자 | (20130611) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2012.01.12) |
| 심사청구항수 | 14 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 김정호 | 대한민국 | 대전 유성구 |
| 2 | 구경철 | 대한민국 | 대전 유성구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박영우 | 대한민국 | 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대전광역시 유성구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.01.12 | 수리 (Accepted) | 1-1-2012-0032254-81 |
| 2 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 3 | 선행기술조사의뢰서 Request for Prior Art Search |
2013.04.02 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 Report of Prior Art Search |
2013.05.09 | 수리 (Accepted) | 9-1-2013-0036793-59 |
| 5 | 등록결정서 Decision to grant |
2013.05.28 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0367669-63 |
| 6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 복수의 제1 소자들을 포함하는 제1 반도체 다이, 및 상기 제1 반도체 다이의 상면에 형성되어 상기 복수의 제1 소자들을 전기적으로 연결하는 제1 배선층을 구비하는 제1 반도체 칩; 및복수의 제2 소자들을 포함하는 제2 반도체 다이, 상기 제2 반도체 다이를 관통하는 복수의 관통 실리콘 비아(Through Silicon Via; TSV)들, 상기 제2 반도체 다이의 상면에 형성되어 상기 복수의 제2 소자들 및 상기 복수의 TSV들을 전기적으로 연결하는 제2 배선층, 및 상기 제2 반도체 다이의 하면에 형성되는 제3 배선층을 구비하고, 상기 제1 반도체 칩 상에 적층되는 제2 반도체 칩을 포함하고,상기 제3 배선층은 메시(mesh) 형태로 형성되어 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이의 신호 간섭을 방지하는 신호 간섭 방지 패턴을 포함하는 적층 칩 패키지 |
| 2 |
2 제 1 항에 있어서, 상기 제2 반도체 다이는 상기 신호 간섭 방지 패턴의 형상에 상응하는 제1 영역 및 상기 제1 영역에 의해 둘러싸이는 복수의 제2 영역들을 포함하고, 상기 복수의 TSV들은 상기 제2 반도체 다이의 복수의 제2 영역들 내에 형성되는 것을 특징으로 하는 적층 칩 패키지 |
| 3 |
3 제 2 항에 있어서, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 복수의 솔더 범프들을 더 포함하고,상기 제3 배선층은 상기 복수의 TSV들과 상기 복수의 솔더 범프들을 전기적으로 연결하고 상기 신호 간섭 방지 패턴 사이에 형성되는 복수의 수직 전극들을 더 포함하는 것을 특징으로 하는 적층 칩 패키지 |
| 4 |
4 제 1 항에 있어서, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 복수의 솔더 범프들을 더 포함하고,상기 제1 배선층은 상기 제1 반도체 칩에 접지 전압을 공급하는 접지 전압 공급용 금속 배선을 포함하며, 상기 신호 간섭 방지 패턴은 상기 복수의 솔더 범프들 중 적어도 하나를 통하여 상기 접지 전압 공급용 금속 배선과 전기적으로 연결되는 것을 특징으로 하는 적층 칩 패키지 |
| 5 |
5 제 1 항에 있어서, 상기 제2 배선층은 상기 제2 반도체 칩에 접지 전압을 공급하는 접지 전압 공급용 금속 배선을 포함하며, 상기 신호 간섭 방지 패턴은 상기 복수의 TSV들 중 적어도 하나를 통하여 상기 접지 전압 공급용 금속 배선과 전기적으로 연결되는 것을 특징으로 하는 적층 칩 패키지 |
| 6 |
6 제 1 항에 있어서, 상기 제1 반도체 칩은 프로세서이고, 상기 제2 반도체 칩은 통신용 무선 주파수(radio frequency; RF) 칩 또는 통신용 아날로그 칩인 것을 특징으로 하는 적층 칩 패키지 |
| 7 |
7 제1 반도체 다이 내에 복수의 제1 소자들을 형성하는 단계;상기 제1 반도체 다이의 상면에 상기 복수의 제1 소자들을 전기적으로 연결하는 제1 배선층을 형성하여 제1 반도체 칩을 제공하는 단계;제2 반도체 다이 내에 복수의 제2 소자들 및 상기 제2 반도체 다이를 관통하는 복수의 관통 실리콘 비아(Through Silicon Via; TSV)들을 형성하는 단계;상기 제2 반도체 다이의 상면에 상기 복수의 제2 소자들 및 상기 복수의 TSV들을 전기적으로 연결하는 제2 배선층을 형성하여 제2 반도체 칩을 제공하는 단계;메시(mesh) 형태로 형성되어 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이의 신호 간섭을 방지하는 신호 간섭 방지 패턴을 포함하는 제3 배선층을 상기 제2 반도체 다이의 하면에 형성하는 단계; 및상기 제1 반도체 칩 상에 상기 제2 반도체 칩을 적층하는 단계를 포함하는 적층 칩 패키지의 제조 방법 |
| 8 |
8 베이스 기판; 및상기 베이스 기판 상에 장착되는 적층 칩 패키지를 포함하고,상기 적층 칩 패키지는,복수의 제1 소자들을 포함하는 제1 반도체 다이, 상기 제1 반도체 다이를 관통하는 복수의 제1 관통 실리콘 비아(Through Silicon Via; TSV)들, 및 상기 제1 반도체 다이의 상면에 형성되어 상기 복수의 제1 소자들 및 상기 복수의 제1 TSV들을 전기적으로 연결하는 제1 배선층을 구비하는 제1 반도체 칩; 및복수의 제2 소자들을 포함하는 제2 반도체 다이, 상기 제2 반도체 다이를 관통하는 복수의 제2 TSV들, 상기 제2 반도체 다이의 상면에 형성되어 상기 복수의 제2 소자들 및 상기 복수의 제2 TSV들을 전기적으로 연결하는 제2 배선층, 및 상기 제2 반도체 다이의 하면에 형성되는 제3 배선층을 구비하고, 상기 제1 반도체 칩 상에 적층되는 제2 반도체 칩을 포함하며,상기 제3 배선층은 메시(mesh) 형태로 형성되어 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이의 신호 간섭을 방지하는 신호 간섭 방지 패턴을 포함하는 반도체 모듈 |
| 9 |
9 제 8 항에 있어서, 상기 제2 반도체 다이는 상기 신호 간섭 방지 패턴의 형상에 상응하는 제1 영역 및 상기 제1 영역에 의해 둘러싸이는 복수의 제2 영역들을 포함하고, 상기 복수의 제2 TSV들은 상기 제2 반도체 다이의 복수의 제2 영역들 내에 형성되는 것을 특징으로 하는 반도체 모듈 |
| 10 |
10 제 9 항에 있어서, 상기 적층 칩 패키지는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 복수의 솔더 범프들을 더 포함하고,상기 제3 배선층은 상기 복수의 제2 TSV들과 상기 복수의 솔더 범프들을 전기적으로 연결하고 상기 신호 간섭 방지 패턴 사이에 형성되는 복수의 수직 전극들을 더 포함하는 것을 특징으로 하는 반도체 모듈 |
| 11 |
11 제 8 항에 있어서, 상기 적층 칩 패키지는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 복수의 솔더 범프들을 더 포함하고,상기 제1 배선층은 상기 제1 반도체 칩에 접지 전압을 공급하는 접지 전압 공급용 금속 배선을 포함하며, 상기 신호 간섭 방지 패턴은 상기 복수의 솔더 범프들 중 적어도 하나를 통하여 상기 접지 전압 공급용 금속 배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 모듈 |
| 12 |
12 제 8 항에 있어서, 상기 제2 배선층은 상기 제2 반도체 칩에 접지 전압을 공급하는 접지 전압 공급용 금속 배선을 포함하며, 상기 신호 간섭 방지 패턴은 상기 복수의 제2 TSV들 중 적어도 하나를 통하여 상기 접지 전압 공급용 금속 배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 모듈 |
| 13 |
13 제 8 항에 있어서, 상기 제1 반도체 칩은 프로세서이고, 상기 제2 반도체 칩은 통신용 무선 주파수(radio frequency; RF) 칩 또는 통신용 아날로그 칩인 것을 특징으로 하는 반도체 모듈 |
| 14 |
14 제1 반도체 다이 내에 복수의 제1 소자들 및 상기 제1 반도체 다이를 관통하는 복수의 제1 관통 실리콘 비아(Through Silicon Via; TSV)들을 형성하는 단계;상기 제1 반도체 다이의 상면에 상기 복수의 제1 소자들 및 상기 복수의 제1 TSV들을 전기적으로 연결하는 제1 배선층을 형성하여 제1 반도체 칩을 제공하는 단계;제2 반도체 다이 내에 복수의 제2 소자들 및 상기 제2 반도체 다이를 관통하는 복수의 제2 TSV들을 형성하는 단계;상기 제2 반도체 다이의 상면에 상기 복수의 제2 소자들 및 상기 복수의 제2 TSV들을 전기적으로 연결하는 제2 배선층을 형성하여 제2 반도체 칩을 제공하는 단계;메시(mesh) 형태로 형성되어 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이의 신호 간섭을 방지하는 신호 간섭 방지 패턴을 포함하는 제3 배선층을 상기 제2 반도체 다이의 하면에 형성하는 단계;상기 제1 반도체 칩 상에 상기 제2 반도체 칩을 적층하여 적층 칩 패키지를 제공하는 단계; 및베이스 기판 상에 상기 적층 칩 패키지를 장착하는 단계를 포함하는 반도체 모듈의 제조 방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 지식경제부 | 한국과학기술원 | 산업원천기술개발사업 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
| 2 | 지식경제부 | ㈜동부하이텍 | 산업융합원천기술개발사업 | 시스템 반도체를 위한 3D Integration 요소 공정 기술 개발 |
| 공개전문 정보가 없습니다 |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1271645-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20120112 출원 번호 : 1020120003993 공고 연월일 : 20130611 공고 번호 : 특허결정(심결)연월일 : 20130528 청구범위의 항수 : 14 유별 : H01L 23/52 발명의 명칭 : 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 295,500 원 | 2013년 05월 31일 | 납입 |
| 제 4 년분 | 금 액 | 243,600 원 | 2016년 04월 27일 | 납입 |
| 제 5 년분 | 금 액 | 243,600 원 | 2017년 04월 28일 | 납입 |
| 제 6 년분 | 금 액 | 174,000 원 | 2018년 04월 25일 | 납입 |
| 제 7 년분 | 금 액 | 316,000 원 | 2019년 04월 29일 | 납입 |
| 제 8 년분 | 금 액 | 316,000 원 | 2020년 04월 27일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2012.01.12 | 수리 (Accepted) | 1-1-2012-0032254-81 |
| 2 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 3 | 선행기술조사의뢰서 | 2013.04.02 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 | 2013.05.09 | 수리 (Accepted) | 9-1-2013-0036793-59 |
| 5 | 등록결정서 | 2013.05.28 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0367669-63 |
| 6 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 7 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 8 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 9 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 10 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 11 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1415121955 |
|---|---|
| 세부과제번호 | 10039232 |
| 연구과제명 | 시스템 반도체를 위한 3D Integration 요소 공정 기술 개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 동부하이텍 |
| 성과제출연도 | 2012 |
| 연구기간 | 201105~201402 |
| 기여율 | 0.5 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415122249 |
|---|---|
| 세부과제번호 | KI002134 |
| 연구과제명 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 한국과학기술원 |
| 성과제출연도 | 2012 |
| 연구기간 | 200903~201302 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415121955 |
|---|---|
| 세부과제번호 | 10039232 |
| 연구과제명 | 시스템 반도체를 위한 3D Integration 요소 공정 기술 개발 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 동부하이텍 |
| 성과제출연도 | 2012 |
| 연구기간 | 201105~201402 |
| 기여율 | 0.5 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415122249 |
|---|---|
| 세부과제번호 | KI002134 |
| 연구과제명 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 한국과학기술원 |
| 성과제출연도 | 2012 |
| 연구기간 | 200903~201302 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020130065641] | 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지 | 새창보기 |
|---|---|---|
| [1020130064550] | PCB의 캐비티 공진을 이용한 무선 전력 송수신기 및 이의 제작 방법 | 새창보기 |
| [1020130060735] | 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 | 새창보기 |
| [1020130053587] | 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법 | 새창보기 |
| [1020130050578] | 관통 실리콘 비아 연결성 탐침 소자, 이를 포함하는 연결성 측정 장치 및 방법 | 새창보기 |
| [1020130030853] | 주파수 혼합기로 동작하는 관통 실리콘 비아, 이를 포함하는 3차원 집적 회로 및 이의 제조 방법 | 새창보기 |
| [1020120121515] | 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법 | 새창보기 |
| [1020120063359] | 가변 커패시터 및 그의 제조 방법 | 새창보기 |
| [1020120056923] | 반도체 패키지 및 이의 제조 방법 | 새창보기 |
| [1020120006103] | 전자파 간섭 제거 회로, 이를 포함하는 반도체 장치 및 전자파 간섭 제거 방법 | 새창보기 |
| [1020120006092] | 반도체 칩, 3차원 적층 칩 및 3차원 적층 칩 패키지 | 새창보기 |
| [1020120006083] | 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈 | 새창보기 |
| [1020120003993] | 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법 | 새창보기 |
| [1020100134138] | 반도체 칩 패키지 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [1020100134135] | 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [1020100134131] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
| [1020100133124] | 3차원 집적 회로를 위한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 | 새창보기 |
| [1020100132982] | 능동 소자를 구비하는 전자기 밴드갭 구조물, 이를 포함하는 반도체 칩 및 전자기 밴드갭 구조물의 제조 방법 | 새창보기 |
| [1020100131095] | 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 | 새창보기 |
| [1020100130540] | 적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법 | 새창보기 |
| [1020100129677] | 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법 | 새창보기 |
중요키워드
| [KST2015115000][한국과학기술원] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
|---|---|---|
| [KST2015118753][한국과학기술원] | 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법 | 새창보기 |
| [KST2014011567][한국과학기술원] | 황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제 방법 및 이에 의해 제조된 전자패키지 | 새창보기 |
| [KST2015115511][한국과학기술원] | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 | 새창보기 |
| [KST2015118203][한국과학기술원] | 측면을 이용한 칩 적층방법, 이에 의하여 적층된 칩 어셈블리 및 이를 위한 칩 제조방법 | 새창보기 |
| [KST2015115145][한국과학기술원] | 반도체소자의 범프 전극 구조 및 그 제조방법 | 새창보기 |
| [KST2015114027][한국과학기술원] | 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
| [KST2015112842][한국과학기술원] | 패드가 구비된 반도체 패키지 | 새창보기 |
| [KST2015115247][한국과학기술원] | 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법 | 새창보기 |
| [KST2014046850][한국과학기술원] | 플립칩 본딩을 통한 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
| [KST2014047103][한국과학기술원] | 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [KST2015114741][한국과학기술원] | 3차원 적층 집적 회로 | 새창보기 |
| [KST2015115749][한국과학기술원] | 임베디드 토로이드 및 그 제조방법과 적층 집적회로소자 | 새창보기 |
| [KST2015116333][한국과학기술원] | 주파수 혼합기로 동작하는 관통 실리콘 비아, 이를 포함하는 3차원 집적 회로 및 이의 제조 방법 | 새창보기 |
| [KST2015114003][한국과학기술원] | 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지 | 새창보기 |
| [KST2015115248][한국과학기술원] | 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 | 새창보기 |
| [KST2014011684][한국과학기술원] | 직물형 반도체 소자 패키지와 그 설치 방법 및 제조 방법 | 새창보기 |
| [KST2015115275][한국과학기술원] | 반도체칩의 삼차원 적층 방법 | 새창보기 |
| [KST2015116387][한국과학기술원] | 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법 | 새창보기 |
| [KST2022005339][한국과학기술원] | 반도체 장치를 테스트하는 장치 및 그 방법 | 새창보기 |
| [KST2014047104][한국과학기술원] | 반도체 칩 패키지 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [KST2015117176][한국과학기술원] | 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지 | 새창보기 |
| [KST2015119499][한국과학기술원] | 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법 | 새창보기 |
| [KST2015115277][한국과학기술원] | 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 | 새창보기 |
| [KST2015118537][한국과학기술원] | 전기력을 이용한 균일한 미세 솔더볼 제조 방법 및 장치 | 새창보기 |
| [KST2015113550][한국과학기술원] | 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 | 새창보기 |
| [KST2015115308][한국과학기술원] | 내부결선을 통한 반도체 적층 패키지 | 새창보기 |
| [KST2015117978][한국과학기술원] | ＡＣＦ／ＮＣＦ 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법 | 새창보기 |
| [KST2015118894][한국과학기술원] | 전도성 패턴 필름의 접합 방법 | 새창보기 |
| [KST2015114248][한국과학기술원] | 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|