1 |
1
기판 상에 서로 평행하게 배열된 한 쌍의 제1 방향 데이터선들;
상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하고 서로 평행하게 배열된 한 쌍의 제2 방향 데이터선들;
상기 제1 방향 데이터선들의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들의 서로 마주보는 측벽들로 둘러싸인 공간 내에 배치된 도전성 필라(conductive pillar);
상기 도전성 필라의 측벽과 이에 인접하는 상기 데이터선의 측벽 사이에 위치하는 저항변화물질막; 및
상기 도전성 필라에 전기적으로 연결된 선택 소자를 포함하는 저항 변화 메모리 소자 어레이
|
2 |
2
제1항에 있어서,
상기 선택 소자들은 선택 트랜지스터들이고,
상기 선택 트랜지스터들은 서로 평행한 복수개의 워드라인들과 상기 워드라인들에 교차하는 비트라인들의 교차지점들에 각각 위치하고,
상기 각 선택 트랜지스터의 게이트는 상기 각 워드라인에 전기적으로 접속하고, 소오스/드레인들 중 하나는 상기 각 비트라인에 전기적으로 접속하며, 소오스/드레인들 중 나머지 하나는 상기 각 도전성 필라에 전기적으로 접속하는 저항 변화 메모리 소자 어레이
|
3 |
3
삭제
|
4 |
4
제1항에 있어서,
상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 데이터선 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 저항 변화 메모리 소자 어레이
|
5 |
5
제1항에 있어서,
상기 저항변화물질막은 금속산화물막(transition metal oxide layer), PCMO(Pr1-XCaXMnO3, 0003c#X003c#1)막, 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막인 저항 변화 메모리 소자 어레이
|
6 |
6
기판 내에 형성된 소자분리막에 의해 정의된 활성영역;
상기 활성영역을 가로지르는 워드라인;
상기 워드라인 상에 서로 평행하게 배열된 한 쌍의 제1 방향 데이터선들;
상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하고 서로 평행하게 배열된 한 쌍의 제2 방향 데이터선들;
상기 제1 방향 데이터선들의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들의 서로 마주보는 측벽들로 둘러싸인 공간 내에 위치하고, 상기 워드라인의 일측부에 노출된 활성영역에 전기적으로 접속하는 도전성 필라; 및
상기 도전성 필라의 측벽과 이에 인접하는 상기 데이터선의 측벽 사이에 위치하는 저항변화물질막을 포함하는 저항 변화 메모리 소자 어레이
|
7 |
7
제6항에 있어서,
상기 워드라인의 타측부에 노출된 활성영역에 전기적으로 접속하고 상기 워드라인의 상부를 가로지르는 비트라인을 더 포함하는 저항 변화 메모리 소자 어레이
|
8 |
8
삭제
|
9 |
9
제6항에 있어서,
상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 데이터선 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 저항 변화 메모리 소자 어레이
|
10 |
10
기판 내에 소자분리막을 형성하여 활성영역을 정의하는 단계;
상기 활성영역을 가로지르는 워드라인을 형성하는 단계;
상기 워드라인 상에 서로 평행하게 배열된 적어도 한 쌍의 제1 방향 데이터선들을 형성하는 단계;
상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하고 서로 평행하게 배열된 제2 방향 데이터선들을 형성하는 단계;
상기 제1 방향 데이터선들의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들의 서로 마주보는 측벽들로 둘러싸인 공간 내에 위치하고, 상기 워드라인의 일측부에 노출된 활성영역에 전기적으로 접속하는 도전성 필라를 형성하는 단계; 및
상기 도전성 필라를 형성하기 전에 상기 데이터선들의 측벽들 상에 저항변화물질막을 형성하는 단계를 포함하는 저항 변화 메모리 소자의 제조방법
|
11 |
11
삭제
|
12 |
12
저항 변화 메모리 소자 및 이에 접속된 프로세서를 구비하는 전자제품에 있어서, 상기 저항 변화 메모리 소자는
기판 상에 서로 평행하게 배열된 한 쌍의 제1 방향 데이터선들;
상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하고 서로 평행하게 배열된 한 쌍의 제2 방향 데이터선들;
상기 제1 방향 데이터선들의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들의 서로 마주보는 측벽들로 둘러싸인 공간 내에 배치된 도전성 필라(conductive pillar);
상기 도전성 필라의 측벽과 이에 인접하는 상기 데이터선의 측벽 사이에 위치하는 저항변화물질막; 및
상기 도전성 필라에 전기적으로 연결된 선택 소자를 포함하는 전자제품
|
13 |
13
제12항에 있어서,
상기 선택 소자들은 선택 트랜지스터들이고,
상기 선택 트랜지스터들은 서로 평행한 복수개의 워드라인들과 상기 워드라인들에 교차하는 비트라인들의 교차지점들에 각각 위치하고,
상기 각 선택 트랜지스터의 게이트는 상기 각 워드라인에 전기적으로 접속하고, 소오스/드레인들 중 하나는 상기 각 비트라인에 전기적으로 접속하며, 소오스/드레인들 중 나머지 하나는 상기 각 도전성 필라에 전기적으로 접속하는 전자제품
|
14 |
14
삭제
|
15 |
15
제12항에 있어서,
상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 데이터선 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 전자제품
|