요약 | 본 발명은 가변 저항 메모리 소자, 그 구동 방법 및 제조 방법에 관한 것이다. 본 발명의 실시 예들은 일 방향으로 배열된 복수의 제 1 배선과, 제 1 배선 상에 형성된 복수의 도전 패턴과, 도전 패턴 상에 형성된 가변 저항층과, 도전 패턴의 일부를 지나도록 제 1 배선과 교차되는 방향으로 배열된 복수의 제 2 배선과, 도전 패턴의 나머지 일부를 지나도록 상기 제 1 배선과 교차되는 방향으로 배열된 복수의 제 3 배선을 포함하는 가변 저항 메모리 소자를 포함한다. 본 발명의 실시 예들에 의하면, 더블 패터닝 및 사이드월 스페이서를 이용하여 1F 이하, 바람직하게는 0.1F의 미세 패턴을 형성하고, 이를 이용하여 4F2의 면적에서 복수 비트의 데이터를 저장할 수 있다. 가변 저항 메모리, 더블 패터닝, 사이드월 스페이서, 도전 패턴 |
---|---|
Int. CL | H01L 27/115 (2006.01) H01L 21/8247 (2006.01) |
CPC | H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01) |
출원번호/일자 | 1020090134088 (2009.12.30) |
출원인 | 광주과학기술원 |
등록번호/일자 | 10-1041742-0000 (2011.06.09) |
공개번호/일자 | |
공고번호/일자 | (20110616) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2009.12.30) |
심사청구항수 | 34 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 광주과학기술원 | 대한민국 | 광주광역시 북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 황현상 | 대한민국 | 광주광역시 북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 남승희 | 대한민국 | 서울특별시 강남구 역삼로 ***, *층(역삼동, 청보빌딩)(아인특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 광주과학기술원 | 대한민국 | 광주광역시 북구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2009.12.30 | 수리 (Accepted) | 1-1-2009-0816479-20 |
2 | 의견제출통지서 Notification of reason for refusal |
2011.03.24 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0161328-65 |
3 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.05.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0378671-97 |
4 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.05.20 | 수리 (Accepted) | 1-1-2011-0378670-41 |
5 | 등록결정서 Decision to grant |
2011.05.27 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0285873-01 |
6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.09.15 | 수리 (Accepted) | 4-1-2011-5187089-85 |
번호 | 청구항 |
---|---|
1 |
1 일 방향으로 배열된 복수의 제 1 배선; 상기 제 1 배선과 연결 형성된 복수의 도전 패턴; 상기 도전 패턴 상에 형성된 가변 저항층; 상기 가변 저항층 상의 상기 도전 패턴의 일부를 지나도록 상기 제 1 배선과 교차되는 방향으로 배열된 복수의 제 2 배선; 및 상기 가변 저항층 상의 상기 도전 패턴의 나머지 일부를 지나도록 상기 제 1 배선과 교차되는 방향으로 배열된 복수의 제 3 배선을 포함하는 가변 저항 메모리 소자 |
2 |
2 제 1 항에 있어서, 상기 도전 패턴은 상기 제 1 배선의 측면으로부터 상부로 돌출되며, 상기 제 1 배선의 높이보다 높게 형성된 가변 저항 메모리 소자 |
3 |
3 제 2 항에 있어서, 상기 도전 패턴은 4F2의 면적에 복수 형성되는 가변 저항 메모리 소자 |
4 |
4 제 1 항에 있어서, 상기 도전 패턴은 상기 제 1 배선의 상부로부터 돌출되어 형성된 가변 저항 메모리 소자 |
5 |
5 제 1 항에 있어서, 상기 가변 저항층은 금속 산화물, PCMO(Pr1-XCaXMnO3, 0003c#X003c#1), 칼코게나이드(chalcogenide), 페로브스카이트(perovskite) 및 금속 도핑된 고체 전해질의 적어도 어느 하나로 형성된 가변 저항 메모리 소자 |
6 |
6 제 5 항에 있어서, 상기 도전 패턴과 상기 가변 저항층 사이에 터널링 배리어가 더 형성된 가변 저항 메모리 소자 |
7 |
7 제 1 항에 있어서, 상기 제 2 배선은 평면 방향에서 상기 제 1 배선과 예각을 이루며 연장 형성된 가변 저항 메모리 소자 |
8 |
8 제 7 항에 있어서, 상기 제 3 배선은 평면 방향에서 상기 제 1 배선과 예각을 이루고, 상기 제 2 배선과 직교하는 방향으로 연장 형성된 가변 저항 메모리 소자 |
9 |
9 제 8 항에 있어서, 상기 제 2 배선 및 제 3 배선 사이에 마련된 절연층을 더 포함하는 가변 저항 메모리 소자 |
10 |
10 제 9 항에 있어서, 상기 제 3 배선은 상기 절연층 내에 형성된 홀 또는 트렌치를 통해 상기 도전 패턴 상의 상기 가변 저항층 상에 접하여 형성된 가변 저항 메모리 소자 |
11 |
11 제 10 항에 있어서, 상기 제 2 배선은 상기 복수의 제 1 배선의 일 측면에 형성된 상기 도전 패턴 상을 지나도록 형성된 가변 저항 메모리 소자 |
12 |
12 제 11 항에 있어서, 상기 제 3 배선은 상기 복수의 제 1 배선의 타 측면에 형성된 상기 도전 패턴 상을 지나도록 형성된 가변 저항 메모리 소자 |
13 |
13 제 1 항에 있어서, 상기 복수의 제 1 배선, 도전 패턴, 가변 저항층, 제 2 배선 및 제 3 배선이 일 소자층을 이루고, 복수의 상기 소자층이 적층된 가변 저항 메모리 소자 |
14 |
14 제 13 항에 있어서, 상기 복수의 소자층 각각의 사이에 형성된 층간 절연막을 더 포함하는 가변 저항 메모리 소자 |
15 |
15 일 방향으로 배열된 복수의 하부 배선; 상기 복수의 하부 배선과 교차되는 방향으로 배열된 복수의 제 1 상부 배선; 상기 복수의 하부 배선과 교차하고, 상기 복수의 제 1 상부 배선과 직교하는 방향으로 배열된 복수의 제 2 상부 배선; 및 상기 하부 배선과 제 1 및 제 2 상부 배선 사이에 형성된 복수의 가변 저항 소자를 포함하는 가변 저항 메모리 소자 |
16 |
16 제 15 항에 있어서, 상기 가변 저항 소자는 상기 제 1 배선 상에 형성된 도전 패턴과, 상기 도전 패턴 상에 형성된 가변 저항층을 포함하는 가변 저항 메모리 소자 |
17 |
17 제 16 항에 있어서, 상기 도전 패턴은 4F2의 면적에 복수로 형성되어 4F2의 면적당 복수 비트의 프로그램이 가능한 가변 저항 메모리 소자 |
18 |
18 일 방향으로 배열된 복수의 하부 배선; 상기 복수의 하부 배선과 교차되는 방향으로 배열된 복수의 제 1 상부 배선; 상기 복수의 하부 배선과 교차하고, 상기 복수의 제 1 상부 배선과 직교하는 방향으로 배열된 복수의 제 2 상부 배선; 및 상기 하부 배선과 제 1 및 제 2 상부 배선 사이에 형성된 복수의 가변 저항 소자를 포함하고, 상기 하부 배선 중 선택된 적어도 어느 하나에 제 1 프로그램 전압을 인가하고, 상기 제 1 및 제 2 상부 배선중 선택된 적어도 어느 하나에 제 2 프로그램 전압을 인가하여 선택된 적어도 하나의 가변 저항 소자를 프로그램하며, 선택된 상기 가변 저항 소자와 연결된 상기 하부 배선에 읽기 전압을 인가하고, 상기 선택된 가변 저항 소자와 연결된 상기 제 1 또는 제 2 상부 배선에 접지 전압을 인가하여 상기 가변 저항 소자의 프로그램 상태를 읽는 가변 저항 메모리 소자의 구동 방법 |
19 |
19 제 18 항에 있어서, 상기 제 1 프로그램 전압은 포지티브 전압이고, 상기 제 2 프로그램 전압은 네가티브 전압인 가변 저항 메모리 소자의 구동 방법 |
20 |
20 제 19 항에 있어서, 상기 선택된 가변 저항 소자를 프로그램할 때 선택되지 않은 상기 하부 배선과 선택되지 않은 상기 제 1 및 제 2 상부 배선에 접지 전압을 인가하는 가변 저항 메모리 소자의 구동 방법 |
21 |
21 제 18 항에 있어서, 상기 선택된 가변 저항 소자와 연결된 상기 제 1 상부 배선 또는 제 2 상부 배선의 전위 변화를 센싱하여 상기 가변 저항 소자의 프로그램 상태를 읽는 가변 저항 메모리 소자의 구동 방법 |
22 |
22 제 19 항에 있어서, 상기 선택된 가변 저항 소자의 프로그램 상태를 읽을 때 선택되지 않은 상기 가변 저항 소자와 연결된 상기 하부 배선, 제 1 및 제 2 상부 배선에는 상기 읽기 전압보다 낮은 전압을 인가하는 가변 저항 메모리 소자의 구동 방법 |
23 |
23 기판 상에 일 방향으로 연장되는 복수의 하부 배선을 형성하는 단계; 상기 하부 배선과 연결되도록 사이드월 스페이서를 이용하여 복수의 도전 패턴을 형성하는 단계; 상기 복수의 도전 패턴 상에 가변 저항층을 형성하는 단계; 및 상기 복수의 도전 패턴 상을 지나도록 더블 패터닝을 이용하여 상기 가변 저항층 상에 복수의 상부 배선을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법 |
24 |
24 제 23 항에 있어서, 상기 상부 배선은 상기 복수의 도전 패턴의 일부를 지나도록 상기 더블 패터닝을 이용하여 상기 가변 저항층 상에 복수의 제 1 상부 배선을 형성하는 단계; 및 상기 복수의 도전 패턴의 나머지 일부를 지나도록 상기 제 1 상부 배선과 절연되면서 직교하는 방향으로 연장하는 복수의 제 2 상부 배선을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법 |
25 |
25 제 24 항에 있어서, 상기 복수의 도전 패턴을 형성하는 단계는, 상기 복수의 하부 배선 상에 복수의 제 1 마스크막을 적층하고 이들 측면에 도전층 사이드월 스페이서를 형성하는 단계; 상기 하부 배선과 직교하는 방향으로 복수의 제 2 마스크막을 형성한 후 그 측벽에 절연층 사이드월 스페이서를 형성하는 단계; 상기 절연층 사이드월 스페이서를 식각 마스크로 상기 제 2 마스크막을 제거하는 단계; 상기 절연층 사이드월 스페이서 및 제 1 마스크막을 식각 마스크로 노출된 상기 도전층 사이드월 스페이서를 선택적으로 제거하는 단계; 및 상기 절연층 사이드월 스페이서 및 제 1 마스크막을 제거하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법 |
26 |
26 제 25 항에 있어서, 상기 제 2 마스크막은 상기 제 1 마스크막 및 절연층 사이드월 스페이서와 식각률이 다른 물질로 형성하는 가변 저항 메모리 소자의 제조 방법 |
27 |
27 제 24 항에 있어서, 상기 도전 패턴이 일부 노출되도록 상기 기판 상에 절연층을 형성하는 단계를 더 포함하는 가변 저항 메모리 소자의 제조 방법 |
28 |
28 제 24 항에 있어서, 상기 제 1 상부 배선을 형성하는 단계는, 상기 가변 저항층 상에 도전층 및 감광막을 형성하는 단계; 상기 감광막을 1차 노광하여 제 1 폭의 노광 영역과 제 2 폭의 비노광 영역을 형성하는 단계; 상기 감광막의 비노광 영역을 제 1 폭으로 2차 노광하는 단계; 상기 1차 및 2차 노광 영역을 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 상기 도전층을 식각하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법 |
29 |
29 제 24 항에 있어서, 상기 제 1 상부 배선 상에 절연층을 형성한 후 상기 절연층 내에 상기 도전 패턴의 다른 일부를 개방하는 콘택홀을 형성하는 단계를 더 포함하고, 상기 제 2 상부 배선은 상기 콘택홀이 매립되도록 상기 절연층 상에 형성하는 가변 저항 메모리 소자의 제조 방법 |
30 |
30 제 29 항에 있어서, 상기 콘택홀을 형성하는 단계는, 상기 도전 패턴의 다른 일부 상의 상기 가변 저항층이 노출되도록 상기 절연층을 식각하여 상기 콘택홀보다 큰 제 1 콘택홀을 형성하는 단계; 및 상기 제 1 콘택홀의 측면에 사이드월을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법 |
31 |
31 제 30 항에 있어서, 상기 제 2 상부 배선을 형성하는 단계는, 상기 콘택홀이 매립되도록 상기 절연층 상에 도전층 및 감광막을 형성하는 단계; 상기 감광막을 1차 노광하여 제 1 폭의 노광 영역과 제 2 폭의 비노광 영역을 형성하는 단계; 상기 감광막의 비노광 영역을 제 1 폭으로 2차 노광하는 단계; 상기 1차 및 2차 노광 영역을 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 상기 도전층을 식각하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법 |
32 |
32 제 23 항에 있어서, 상기 복수의 하부 배선은 더블 패터닝을 이용하여 형성하는 가변 저항 메모리 소자의 제조 방법 |
33 |
33 제 23 항에 있어서, 상기 상부 배선 상에 층간 절연막을 형성하는 단계; 및 상기 하부 배선, 도전 패턴, 가변 저항층 및 상부 배선을 순차적으로 형성하여 소자층을 형성하는 단계를 더 포함하고, 상기 층간 절연막과 상기 소자층을 복수 적층하여 3차원 구조를 제조하는 가변 저항 메모리 소자의 제조 방법 |
34 |
34 저항 변화 메모리 소자 및 이에 접속된 프로세서를 구비하는 전자 제품이고, 상기 저항 변화 메모리 소자는, 일 방향으로 배열된 복수의 하부 배선; 상기 복수의 하부 배선과 교차되는 방향으로 배열된 복수의 제 1 상부 배선; 상기 복수의 하부 배선과 교차하고, 상기 복수의 제 1 상부 배선과 직교하는 방향으로 배열된 복수의 제 2 상부 배선; 및 상기 하부 배선과 제 1 및 제 2 상부 배선 사이에 형성된 복수의 가변 저항 소자를 포함하는 전자 제품 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | WO2011081309 | WO | 세계지적재산권기구(WIPO) | FAMILY |
2 | WO2011081309 | WO | 세계지적재산권기구(WIPO) | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | WO2011081309 | WO | 세계지적재산권기구(WIPO) | DOCDBFAMILY |
2 | WO2011081309 | WO | 세계지적재산권기구(WIPO) | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
공개전문 정보가 없습니다 |
---|
특허 등록번호 | 10-1041742-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20091230 출원 번호 : 1020090134088 공고 연월일 : 20110616 공고 번호 : 특허결정(심결)연월일 : 20110527 청구범위의 항수 : 34 유별 : H01L 27/115 발명의 명칭 : 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 광주과학기술원 광주광역시 북구... |
제 1 - 3 년분 | 금 액 | 685,500 원 | 2011년 06월 10일 | 납입 |
제 4 년분 | 금 액 | 788,000 원 | 2014년 03월 26일 | 납입 |
제 5 년분 | 금 액 | 551,600 원 | 2015년 03월 30일 | 납입 |
제 6 년분 | 금 액 | 551,600 원 | 2016년 06월 10일 | 납입 |
제 7 년분 | 금 액 | 974,400 원 | 2017년 03월 31일 | 납입 |
제 8 년분 | 금 액 | 696,000 원 | 2018년 04월 06일 | 납입 |
제 9 년분 | 금 액 | 696,000 원 | 2019년 04월 01일 | 납입 |
제 10 년분 | 금 액 | 1,055,000 원 | 2020년 04월 02일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2009.12.30 | 수리 (Accepted) | 1-1-2009-0816479-20 |
2 | 의견제출통지서 | 2011.03.24 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0161328-65 |
3 | [명세서등 보정]보정서 | 2011.05.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0378671-97 |
4 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.05.20 | 수리 (Accepted) | 1-1-2011-0378670-41 |
5 | 등록결정서 | 2011.05.27 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0285873-01 |
6 | 출원인정보변경(경정)신고서 | 2011.09.15 | 수리 (Accepted) | 4-1-2011-5187089-85 |
기술정보가 없습니다 |
---|
과제고유번호 | 1345156594 |
---|---|
세부과제번호 | 2008-0060067 |
연구과제명 | 차세대 비휘발성 저항 변화 메모리 (ReRAM) 원천 기술 개발 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 광주과학기술원 |
성과제출연도 | 2011 |
연구기간 | 200806~201305 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415106941 |
---|---|
세부과제번호 | 10029943 |
연구과제명 | 고집적 ReRAM 소자 개발 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가관리원 |
연구주관기관명 | 광주과학기술원 |
성과제출연도 | 2010 |
연구기간 | 200708~201107 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
[1020110140992] | 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 | 새창보기 |
---|---|---|
[1020110127790] | 내부 저항을 포함하는 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
[1020110072869] | 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 | 새창보기 |
[1020110072869] | 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 | 새창보기 |
[1020110068592] | 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
[1020110023408] | 그래핀을 이용한 저항 변화 메모리 소자 및 이의 동작방법 | 새창보기 |
[1020110016889] | 독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 및 그 3차원 적층 메모리 | 새창보기 |
[1020100135203] | 3차원 저항 변화 메모리 소자, 이를 포함하는 저항 변화 메모리 소자 어레이 및 전자제품 | 새창보기 |
[1020100132928] | 오믹 접합층을 가지는 저항변화 메모리 | 새창보기 |
[1020100120842] | 자체 선택 특성을 가지는 3층 저항변화 메모리 | 새창보기 |
[1020100112331] | 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이 | 새창보기 |
[1020100104600] | 정류특성을 가지는 저항변화 메모리 | 새창보기 |
[1020100085548] | 버퍼층을 가지는 저항변화 메모리 및 이의 제조 방법 | 새창보기 |
[1020100084229] | 저온 고압 열처리를 이용한 저항변화메모리의 제조방법 및 이를 이용하여 제조된 저항변화메모리 | 새창보기 |
[1020100055292] | 크로스포인트 구조를 갖는 저항변화메모리의 제조 방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 | 새창보기 |
[1020100001681] | 비휘발성 저항 변화 메모리 소자의 제조 방법 | 새창보기 |
[1020090134088] | 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법 | 새창보기 |
[1020090121205] | 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법 | 새창보기 |
[1020090054237] | 메모리 소자 및 그 제조방법 | 새창보기 |
[1020090035445] | 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법 | 새창보기 |
[1020090018722] | 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법 | 새창보기 |
[1020090009942] | 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물 제조 방법 | 새창보기 |
[1020080136747] | 수직형 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080093399] | 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
[1020080093392] | 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법 | 새창보기 |
[1020080070472] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
[1020080068111] | 게이트 구조물에 가변 저항체를 가지는 저항변화 메모리 및이의 동작 방법 | 새창보기 |
[1020080066120] | 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법 | 새창보기 |
[1020080064487] | 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 | 새창보기 |
[1020080033558] | 비휘발성 저항변화 메모리 소자 | 새창보기 |
[1020080033526] | 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법 | 새창보기 |
[1020080033522] | 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법 | 새창보기 |
[1020080023843] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
[1020080023488] | 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법 | 새창보기 |
[KST2014057858][광주과학기술원] | 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 | 새창보기 |
---|---|---|
[KST2014061900][광주과학기술원] | 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법 | 새창보기 |
[KST2014062010][광주과학기술원] | 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 | 새창보기 |
[KST2015174422][광주과학기술원] | 내부 저항을 포함하는 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
[KST2014043378][광주과학기술원] | 비휘발성 저항 변화 메모리 소자의 제조 방법 | 새창보기 |
[KST2015174088][광주과학기술원] | 복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법및 이를 이용한 플래시 메모리 소자 | 새창보기 |
[KST2015174136][광주과학기술원] | 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 | 새창보기 |
[KST2015174273][광주과학기술원] | 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이 | 새창보기 |
[KST2015174351][광주과학기술원] | 그래핀을 이용한 저항 변화 메모리 소자 및 이의 동작방법 | 새창보기 |
[KST2014009788][광주과학기술원] | 반도체 양자점을 이용한 비휘발성 메모리 소자 | 새창보기 |
[KST2014043391][광주과학기술원] | 크로스포인트 구조를 갖는 저항변화메모리의 제조 방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 | 새창보기 |
[KST2015174003][광주과학기술원] | 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법 | 새창보기 |
[KST2015174305][광주과학기술원] | 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
[KST2014061972][광주과학기술원] | 고압 수소 열처리를 이용한 나노선 전계효과 트랜지스터 메모리 소자 및 이의 제조 방법 | 새창보기 |
[KST2015174138][광주과학기술원] | 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법 | 새창보기 |
[KST2015174139][광주과학기술원] | 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
[KST2015174306][광주과학기술원] | 3차원 저항 변화 메모리 소자, 이를 포함하는 저항 변화 메모리 소자 어레이 및 전자제품 | 새창보기 |
[KST2015174471][광주과학기술원] | 그래핀을 이용한 메모리 소자 및 이의 제조방법 | 새창보기 |
[KST2015174470][광주과학기술원] | 하이브리드형 저항성 메모리 소자, 그 작동 방법 및 그 제조 방법 | 새창보기 |
[KST2015174159][광주과학기술원] | 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법 | 새창보기 |
[KST2015174193][광주과학기술원] | 비휘발성 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
[KST2015174281][광주과학기술원] | 저온 고압 열처리를 이용한 저항변화메모리의 제조방법 및 이를 이용하여 제조된 저항변화메모리 | 새창보기 |
[KST2015011411][광주과학기술원] | 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이 | 새창보기 |
[KST2015174002][광주과학기술원] | 비휘발성 기억소자, 그 제조방법 및 그 제조장치 | 새창보기 |
[KST2015174097][광주과학기술원] | 비휘발성 저항변화 메모리 소자 | 새창보기 |
[KST2015174123][광주과학기술원] | 게이트 구조물에 가변 저항체를 가지는 저항변화 메모리 및이의 동작 방법 | 새창보기 |
[KST2015174041][광주과학기술원] | 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015174063][광주과학기술원] | 고압 수소 열처리를 통한 금속 나노크리스탈 메모리 소자제조 공정 | 새창보기 |
[KST2015174084][광주과학기술원] | 저온 고압 열처리를 이용한 비휘발성 메모리 제조방법 | 새창보기 |
[KST2015174184][광주과학기술원] | 메모리 소자 및 그 제조방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|