1 |
1
기판 상에 일 방향으로 배치된 제1 비트라인;상기 제1 비트라인 상에 상기 제1 비트라인에 교차하는 워드라인;상기 제1 비트라인과 상기 워드라인 사이에 위치하는 하부 크로스포인트 가변저항체;상기 비트라인과 상기 워드라인의 측벽을 노출시키는 콘택홀 내에 위치하는 도전성 필라; 및상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 사이드월 가변저항물질막을 포함하는 저항 변화 메모리 소자
|
2 |
2
제1항에 있어서,상기 워드라인 상에 상기 워드라인에 교차하는 제2 비트라인, 및 상기 워드라인과 상기 제2 비트라인 사이에 위치하는 상부 크로스포인트 가변저항체를 더 포함하는 저항 변화 메모리 소자
|
3 |
3
제1항에 있어서,상기 제1 비트라인과 상기 하부 크로스포인트 가변저항체 사이, 또는 상기 하부 크로스포인트 가변저항체와 상기 워드라인 사이에 위치하는 선택소자를 더 포함하는 저항 변화 메모리 소자
|
4 |
4
제1항에 있어서,상기 도전성 필라의 측벽과 상기 사이드월 가변저항물질막 사이, 또는 상기 사이드월 가변저항물질막과 상기 워드라인의 측벽 사이 및 상기 사이드월 가변저항물질막과 상기 제1 비트라인의 측벽 사이에 위치하는 선택소자를 더 포함하는 저항 변화 메모리 소자
|
5 |
5
제1항에 있어서,상기 사이드월 가변저항물질막 및 상기 하부 크로스포인트 가변저항체는 금속산화물막(transition metal oxide layer), 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막인 저항 변화 메모리 소자
|
6 |
6
기판 상에 서로 평행하게 배열된 한 쌍의 제1 비트라인들;상기 제1 비트라인들 상에 상기 제1 비트라인들에 교차하고 서로 평행하게 배열된 워드라인들;서로 교차하는 상기 제1 비트라인과 상기 워드라인 사이에 위치하는 하부 크로스포인트 가변저항체들;상기 제1 비트라인들의 서로 마주보는 한 쌍의 측벽들과 상기 워드라인들의 서로 마주보는 한 쌍의 측벽들을 노출시키는 콘택홀 내에 위치하는 도전성 필라(conductive pillar); 및상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 사이드월 가변저항물질막을 포함하는 저항 변화 메모리 소자 어레이
|
7 |
7
제6항에 있어서,상기 워드라인들 상에 상기 워드라인들에 교차하는 한 쌍의 제2 비트라인들, 및 상기 워드라인과 상기 제2 비트라인 사이에 위치하는 상부 크로스포인트 가변저항체를 더 포함하는 저항 변화 메모리 소자 어레이
|
8 |
8
제6항에 있어서,상기 제1 비트라인과 상기 하부 크로스포인트 가변저항체 사이, 또는 상기 하부 크로스포인트 가변저항체와 상기 워드라인 사이에 위치하는 선택소자를 더 포함하는 저항 변화 메모리 소자 어레이
|
9 |
9
제6항에 있어서,상기 도전성 필라의 측벽과 상기 사이드월 가변저항물질막 사이, 또는 상기 사이드월 가변저항물질막과 상기 워드라인의 측벽 사이 및 상기 사이드월 가변저항물질막과 상기 제1 비트라인의 측벽 사이에 위치하는 선택소자를 더 포함하는 저항 변화 메모리 소자 어레이
|
10 |
10
제6항에 있어서,상기 사이드월 가변저항물질막 및 상기 하부 크로스포인트 가변저항체는 금속산화물막(transition metal oxide layer), 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막인 저항 변화 메모리 소자 어레이
|
11 |
11
저항 변화 메모리 소자 및 이에 접속된 프로세서를 구비하는 전자제품에 있어서, 상기 저항 변화 메모리 소자는 기판 상에 일 방향으로 배치된 제1 비트라인, 상기 제1 비트라인 상에 상기 제1 비트라인에 교차하는 워드라인, 상기 제1 비트라인과 상기 워드라인 사이에 위치하는 하부 크로스포인트 가변저항체, 상기 비트라인과 상기 워드라인의 측벽을 노출시키는 콘택홀 내에 위치하는 도전성 필라, 및 상기 콘택홀 내에 상기 도전성 필라를 둘러싸는 사이드월 가변저항물질막을 포함하는 전자제품
|