맞춤기술찾기
이전대상기술
멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법
- 기술번호 : KST2014043599
- 담당센터 : 서울서부기술혁신센터
- 전화번호 : 02-6124-6930
| 요약 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법이 개시된다. 멀티비트 플래시 메모리 소자는 실리콘 기판, 핀 채널, 제1절연층, 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층, 복수의 제2절연층 및 복수의 게이트를 포함하고, 플래시 메모리는 복수의 플래시 메모리 소자가 N×M의 매트릭스 형태로 배열되어 이루어지며 각각의 메모리 소자는 인접한 메모리 소자와 상기 핀 채널 및 상기 게이트를 공유하여 어레이를 이룬다. 플래시 메모리 소자의 구동 장치는 복수의 게이트 중 제1게이트에 읽기전압을 인가하고 제2게이트에 패스전압을 인가하는 전압 인가부, 읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 플래시 메모리 소자의 상태를 결정하는 상태 판별부 및 플래시 메모리 소자의 상태를 기초로 읽기전압의 크기를 결정하는 제어부를 구비한다. 본 발명에 따르면, 소자의 크기 감소에 따른 단채널 효과를 억제하고, 소자의 집적화 및 저전압, 저파워, 고속 동작을 가능하게 하며, 메모리 소자가 동일한 소자의 면적을 유지하면서 멀티비트로 동작하게 되어 대용량 플래시 메모리 소자의 구현이 가능하다. FinFET, SONOS, 플래시 메모리, 전하 트랩, 멀티비트 |
|---|---|
| Int. CL | H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01) |
| CPC | H01L 21/28273(2013.01) H01L 21/28273(2013.01) H01L 21/28273(2013.01) |
| 출원번호/일자 | 1020080034234 (2008.04.14) |
| 출원인 | 한양대학교 산학협력단 |
| 등록번호/일자 | 10-0950044-0000 (2010.03.22) |
| 공개번호/일자 | 10-2009-0108892 (2009.10.19) 문서열기 |
| 공고번호/일자 | (20100329) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2008.04.14) |
| 심사청구항수 | 15 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한양대학교 산학협력단 | 대한민국 | 서울특별시 성동구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 김태환 | 대한민국 | 서울 마포구 |
| 2 | 오세웅 | 대한민국 | 경기 안양시 만안구 |
| 3 | 박상수 | 대한민국 | 광주 북구 |
| 4 | 이대욱 | 대한민국 | 경기 고양시 일산동구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 임승섭 | 대한민국 | 서울특별시 종로구 율곡로*길 *(수송동, 로얄팰리스스위트) ***호(특허법인임앤정) |
| 2 | 송경근 | 대한민국 | 서울특별시 서초구 서초대로**길 ** (방배동) 기산빌딩 *층(엠앤케이홀딩스주식회사) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 인텔렉추얼디스커버리 주식회사 | 서울특별시 강남구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2008.04.14 | 수리 (Accepted) | 1-1-2008-0264363-51 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2009.10.12 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2009.11.13 | 수리 (Accepted) | 9-1-2009-0062624-89 |
| 4 | 의견제출통지서 Notification of reason for refusal |
2010.01.27 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0036321-13 |
| 5 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2010.02.26 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0127575-57 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2010.02.26 | 수리 (Accepted) | 1-1-2010-0127553-53 |
| 7 | 등록결정서 Decision to grant |
2010.03.22 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0117868-97 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.06.05 | 수리 (Accepted) | 4-1-2014-5068294-39 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.02.16 | 수리 (Accepted) | 4-1-2015-5022074-70 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.05 | 수리 (Accepted) | 4-1-2019-5155816-75 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.06 | 수리 (Accepted) | 4-1-2019-5156285-09 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 실리콘 기판; 일방향으로 길게 뻗은 형상을 가지고 두께방향으로의 양 측면이 상기 실리콘 기판과 수직하도록 형성되며, 길이방향의 각 단부가 각각 소스 및 드레인으로 동작하는 핀 채널; 상기 핀 채널의 측면에 접하도록 상기 실리콘 기판 상에 형성된 제1절연층; 상기 핀 채널의 각 측면에 상기 핀 채널의 길이방향으로 서로 이격되도록 형성되며, 상기 핀 채널의 각각의 측면으로부터 수직하는 방향으로 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층; 상기 각각의 유전층 및 상기 핀 채널의 상부를 덮도록 형성되는 복수의 제2절연층; 및 상기 각각의 유전층 및 상기 제2절연층을 감싸도록 형성된 복수의 게이트;를 포함하는 것을 특징으로 하는 플래시 메모리 소자 |
| 2 |
2 제 1항에 있어서, 상기 제1절연층을 구성하는 물질보다 유전율이 낮은 물질이 상기 복수의 게이트 사이에 개재되는 것을 특징으로 하는 플래시 메모리 소자 |
| 3 |
3 제 1항 또는 제 2항에 있어서, 상기 핀 채널의 드레인으로 동작하는 단부에 인접한 영역의 불순물 농도가 소스로 동작하는 단부에 인접한 영역의 불순물 농도보다 높은 것을 특징으로 하는 플래시 메모리 소자 |
| 4 |
4 제 1항에 있어서, 상기 핀 채널은 상기 실리콘 기판과 동일한 물질로 구성되는 것을 특징으로 하는 플래시 메모리 소자 |
| 5 |
5 제 1항에 있어서, 상기 제1절연층 및 상기 제2절연층은 실리콘 산화물로 구성되는 것을 특징으로 하는 플래시 메모리 소자 |
| 6 |
6 제 1항에 있어서, 상기 게이트는 폴리실리콘으로 구성되는 것을 특징으로 하는 플래시 메모리 소자 |
| 7 |
7 제 1항에 있어서, 상기 터널링 절연층 및 상기 블로킹 절연층은 실리콘 산화물로 구성되는 것을 특징으로 하는 플래시 메모리 소자 |
| 8 |
8 제 1항 또는 제 7항에 있어서, 상기 전하트랩층은 실리콘 질화물로 구성되는 것을 특징으로 하는 플래시 메모리 소자 |
| 9 |
9 복수의 메모리 소자가 N×M의 매트릭스 형태로 배열되어 이루어진 플래시 메모리에 있어서, 상기 메모리 소자는, 실리콘 기판; 일방향으로 길게 뻗은 형상을 가지고 두께방향으로의 양 측면이 상기 실리콘 기판과 수직하도록 형성되며, 길이방향의 각 단부가 각각 소스 및 드레인으로 동작하는 핀 채널; 상기 핀 채널의 측면에 접하도록 상기 실리콘 기판 상에 형성된 제1절연층; 상기 핀 채널의 각 측면에 상기 핀 채널의 길이방향으로 서로 이격되도록 형성되며, 상기 핀 채널의 각각의 측면으로부터 수직하는 방향으로 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층; 상기 각각의 유전층 및 상기 핀 채널의 상부를 덮도록 형성되는 복수의 제2절연층; 및 상기 각각의 유전층 및 상기 제2절연층을 감싸도록 형성된 복수의 게이트;를 포함하고, 상기 각각의 메모리 소자는 인접한 메모리 소자와 상기 핀 채널 및 상기 게이트를 공유하여 어레이를 이루고 있는 것을 특징으로 하는 플래시 메모리 |
| 10 |
10 제 9항에 있어서, 상기 제1절연층을 구성하는 물질보다 유전율이 낮은 물질이 상기 복수의 게이트 사이에 개재되는 것을 특징으로 하는 플래시 메모리 |
| 11 |
11 제 9항 또는 제 10항에 있어서, 상기 핀 채널의 드레인으로 동작하는 단부에 인접한 영역의 불순물 농도가 소스로 동작하는 단부에 인접한 영역의 불순물 농도보다 높은 것을 특징으로 하는 플래시 메모리 |
| 12 |
12 양 단부가 각각 소스 및 드레인으로 동작하는 핀 채널 상에 소스 및 드레인을 공유하여 서로 이격되도록 형성된 복수의 게이트 및 복수의 전하트랩층을 포함하는 플래시 메모리 소자의 상기 게이트들 중에서 선택된 제1게이트에 제1읽기전압 및 제2읽기전압을 인가하고, 제2게이트에 패스전압을 인가하는 전압 인가부; 상기 제1읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제2게이트의 제2전하트랩층에 전하가 저장되어 있는지 여부를 판단하고, 상기 제2읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제1게이트의 제1전하트랩층에 전하가 저장되어 있는지 여부를 판단하는 상태 판별부; 및 상기 제2게이트의 전하트랩층에 전하가 저장되었는지 여부에 따라 상기 제1게이트에 인가될 상기 제2읽기전압의 크기를 결정하는 제어부;를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 구동 장치 |
| 13 |
13 제 12항에 있어서, 상기 패스전압의 크기는 7V에서 8V의 범위 내에서 선택되며, 상기 제1읽기전압 및 상기 제2읽기전압의 크기는 상기 패스전압의 크기보다 작은 것을 특징으로 하는 플래시 메모리 소자의 구동 장치 |
| 14 |
14 양 단부가 각각 소스 및 드레인으로 동작하는 핀 채널 상에 소스 및 드레인을 공유하여 서로 이격되도록 형성된 복수의 게이트 및 복수의 전하트랩층을 포함하는 플래시 메모리 소자의 상기 게이트들 중에서 선택된 제1게이트에 제1읽기전압을 인가하고, 제2게이트에 패스전압을 인가하는 단계; 상기 제1읽기전압의 인가에 의해 상기 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제2게이트의 제2전하트랩층의 전하 저장 여부를 판단하는 단계; 상기 제2게이트의 전하트랩층에 전하가 저장되었는지 여부에 따라 상기 제1게이트에 인가될 제2읽기전압의 크기를 결정하는 단계; 상기 제1게이트에 상기 제2읽기전압을 인가하는 단계; 및 상기 제2읽기전압의 인가에 의해 상기 핀 채널에 흐르는 드레인 전류의 유무를 기초로 상기 제1게이트의 제1전하트랩층의 전하 저장 여부를 판단하여 상기 플래시 메모리 소자의 상태를 결정하는 단계;를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 구동 방법 |
| 15 |
15 제 14항에 있어서, 상기 패스전압의 크기는 7V에서 8V의 범위 내에서 선택되며, 상기 제1읽기전압 및 상기 제2읽기전압의 크기는 상기 패스전압의 크기보다 작은 것을 특징으로 하는 플래시 메모리 소자의 구동 방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 한국과학재단 | 한양대학교 | 국가지정연구실 | 복합형 나노 양자 구조를 이용한 차세대 비휘발성 메모리소자 및 발광 소자를 위한 나노 물리, 나노 소재 및 소자에대한 연구 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-0950044-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20080414 출원 번호 : 1020080034234 공고 연월일 : 20100329 공고 번호 : 특허결정(심결)연월일 : 20100322 청구범위의 항수 : 15 유별 : H01L 27/115 발명의 명칭 : 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 존속기간(예정)만료일 : 20150323 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한양대학교 산학협력단 서울 성동구... |
| 2 |
(권리자) 인텔렉추얼디스커버리 주식회사 서울특별시 강남구... |
| 2 |
(의무자) 한양대학교 산학협력단 서울 성동구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 315,000 원 | 2010년 03월 23일 | 납입 |
| 제 4 년분 | 금 액 | 370,000 원 | 2013년 01월 11일 | 납입 |
| 제 5 년분 | 금 액 | 370,000 원 | 2014년 02월 07일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2008.04.14 | 수리 (Accepted) | 1-1-2008-0264363-51 |
| 2 | 선행기술조사의뢰서 | 2009.10.12 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2009.11.13 | 수리 (Accepted) | 9-1-2009-0062624-89 |
| 4 | 의견제출통지서 | 2010.01.27 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0036321-13 |
| 5 | [명세서등 보정]보정서 | 2010.02.26 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0127575-57 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2010.02.26 | 수리 (Accepted) | 1-1-2010-0127553-53 |
| 7 | 등록결정서 | 2010.03.22 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0117868-97 |
| 8 | 출원인정보변경(경정)신고서 | 2014.06.05 | 수리 (Accepted) | 4-1-2014-5068294-39 |
| 9 | 출원인정보변경(경정)신고서 | 2015.02.16 | 수리 (Accepted) | 4-1-2015-5022074-70 |
| 10 | 출원인정보변경(경정)신고서 | 2019.08.05 | 수리 (Accepted) | 4-1-2019-5155816-75 |
| 11 | 출원인정보변경(경정)신고서 | 2019.08.06 | 수리 (Accepted) | 4-1-2019-5156285-09 |
| 기술번호 | KST2014043599 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 한양대학교 |
| 기술명 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 |
| 기술개요 |
멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법이 개시된다. 멀티비트 플래시 메모리 소자는 실리콘 기판, 핀 채널, 제1절연층, 순차적으로 적층된 터널링 절연층, 전하트랩층 및 블로킹 절연층을 포함하는 복수의 유전층, 복수의 제2절연층 및 복수의 게이트를 포함하고, 플래시 메모리는 복수의 플래시 메모리 소자가 N×M의 매트릭스 형태로 배열되어 이루어지며 각각의 메모리 소자는 인접한 메모리 소자와 상기 핀 채널 및 상기 게이트를 공유하여 어레이를 이룬다. 플래시 메모리 소자의 구동 장치는 복수의 게이트 중 제1게이트에 읽기전압을 인가하고 제2게이트에 패스전압을 인가하는 전압 인가부, 읽기전압의 인가에 의해 핀 채널에 흐르는 드레인 전류의 유무를 기초로 플래시 메모리 소자의 상태를 결정하는 상태 판별부 및 플래시 메모리 소자의 상태를 기초로 읽기전압의 크기를 결정하는 제어부를 구비한다. 본 발명에 따르면, 소자의 크기 감소에 따른 단채널 효과를 억제하고, 소자의 집적화 및 저전압, 저파워, 고속 동작을 가능하게 하며, 메모리 소자가 동일한 소자의 면적을 유지하면서 멀티비트로 동작하게 되어 대용량 플래시 메모리 소자의 구현이 가능하다. FinFET, SONOS, 플래시 메모리, 전하 트랩, 멀티비트 |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | 비휘발성 메모리 |
| 시장규모 및 동향 | |
| 희망거래유형 | 기술매매,라이센스, |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1345072213 |
|---|---|
| 세부과제번호 | R0A-2007-000-20044-0 |
| 연구과제명 | 복합형나노양자구조를이용한차세대비휘발성메모리소자및발광소자를위한나노물리,나노소재및소자에대한연구 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국과학재단 |
| 연구주관기관명 | 한양대학교 |
| 성과제출연도 | 2008 |
| 연구기간 | 200707~201206 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | NT(나노기술) |
| 과제고유번호 | 1345121980 |
|---|---|
| 세부과제번호 | 2007-0056638 |
| 연구과제명 | 복합형 나노 양자 구조를 이용한 차세대 비휘발성 메모리 소자 및 발광 소자를 위한 나노 물리, 나노 소재 및 소자에 대한 연구 |
| 성과구분 | 등록 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 한양대학교 산학협력단 |
| 성과제출연도 | 2010 |
| 연구기간 | 200707~201206 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | NT(나노기술) |
특허성과
| [1020110086052] | 비휘발성 유기 메모리 소자 및 그 제조방법 | 새창보기 |
|---|---|---|
| [1020110068388] | 플래시 메모리 소자 | 새창보기 |
| [1020110048645] | 그래핀 박막의 분리 방법 | 새창보기 |
| [1020110016526] | 양면 구조를 가지는 태양전지 및 이의 제조방법 | 새창보기 |
| [1020110001932] | 터치스크린의 터치 위치 검출 방법 및 이러한 방법을 사용하는 터치스크린 | 새창보기 |
| [1020100125142] | 프린징 효과 및 정전차폐를 이용하는 플래시 메모리 | 새창보기 |
| [1020100117538] | 터치 스크린 패널 및 이를 포함한 영상 표시 장치 | 새창보기 |
| [1020100082042] | 전류원 방식의 정전 용량 측정회로 및 이를 이용한 정전 용량 측정 회로 | 새창보기 |
| [1020100045944] | 나노구조체를 포함하는 태양전지 제조 방법 | 새창보기 |
| [1020100022094] | 터치스크린 패널 및 이를 구비한 전자영동 표시 장치 | 새창보기 |
| [1020100017770] | 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법 | 새창보기 |
| [1020100004875] | 다양한 종류의 나노입자를 함유한 적층형 유기-무기 하이브리드 태양전지 및 그 제조방법 | 새창보기 |
| [1020090009557] | 나선형 채널을 가지는 플래시 메모리 및 이의 제조방법 | 새창보기 |
| [1020080126663] | 복합형 나노소재를 사용하여 제작한 태양전지 | 새창보기 |
| [1020080120938] | 양극 산화 알루미나를 사용한 태양 전지 및 그 제조방법 | 새창보기 |
| [1020080110771] | 금소 산화물 반도체 나노 입자 형성 방법, 이 나노 입자를 사용한 고분자 발광 소자 및 그 제조방법 | 새창보기 |
| [1020080102512] | 나노 입자를 포함한 나노 세선 형성 방법 및 이 나노 세선을 사용하는 비휘발성 플래시 메모리 소자의 제작 방법 | 새창보기 |
| [1020080096392] | 탄소 나노튜브 복합재료 제조방법, 탄소 나노튜브 복합재료를 이용한 태양전지 및 그 제조방법 | 새창보기 |
| [1020080096209] | 나노입자 제조방법 및 그 나노입자를 이용한 비휘발성 기억소자 제조방법 | 새창보기 |
| [1020080083840] | 고분자 박막 안에 포함된 나노입자를 이용한 다중 준위 플래시 기억소자 | 새창보기 |
| [1020080071483] | 분리된 게이트를 가지는 2비트 멀티레벨 플래시 메모리 | 새창보기 |
| [1020080056481] | 고분자 박막 안에 포함된 나노입자를 이용한 ＷＯＲＭ기억소자 | 새창보기 |
| [1020080047502] | 나노포어 형성방법 | 새창보기 |
| [1020080034234] | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고플래시 메모리 소자의 구동 장치 및 방법 | 새창보기 |
| [1020080014300] | 나노입자를 부착한 탄소 나노튜브를 이용한 메모리 소자 및그 제조 방법 | 새창보기 |
| [1020080013838] | 다중 비트 비휘발성 메모리 소자 및 상기 소자의 동작 방법 | 새창보기 |
| [1020080013811] | 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자 제조방법과 플래시 기억소자 | 새창보기 |
| [1020070078647] | 기준 전압 발생기 | 새창보기 |
중요키워드
| [KST2014047780][한양대학교] | 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자 제조방법과 플래시 기억소자 | 새창보기 |
|---|---|---|
| [KST2015141810][한양대학교] | 상변화 메모리 셀 및 이의 제조방법 | 새창보기 |
| [KST2015142719][한양대학교] | 다층 상변화 물질을 이용하는 3차원 메모리 | 새창보기 |
| [KST2014060107][한양대학교] | 산화물/질화물계 강자성 다층박막, 이를 이용하는 자성소자 및 산화물/질화물계 강자성 다층박막의 제조방법 | 새창보기 |
| [KST2015141939][한양대학교] | 3차원 적층 저항 메모리 소자 및 그 제조 방법 | 새창보기 |
| [KST2015140651][한양대학교] | 금속 나노입자를 갖는 비휘발성 메모리 단위 소자의 제조방법 | 새창보기 |
| [KST2014043947][한양대학교] | 나노입자를 부착한 탄소 나노튜브를 이용한 메모리 소자 및그 제조 방법 | 새창보기 |
| [KST2015141572][한양대학교] | 플래시 메모리 소자 및 그의 제조방법 | 새창보기 |
| [KST2022022353][한양대학교] | 3차원 플래시 메모리의 개선된 프로그램 동작 방법 | 새창보기 |
| [KST2015142340][한양대학교] | 비휘발성 메모리 소자 및 그 제조 방법 | 새창보기 |
| [KST2015142039][한양대학교] | 멀티-레벨 상변화 메모리 소자 | 새창보기 |
| [KST2015141770][한양대학교] | 다치화가 가능한 상변화 물질 기반 3차원 아키텍쳐 및 제조방법 | 새창보기 |
| [KST2015141936][한양대학교] | 비휘발성 저항 스위칭 메모리 소자 | 새창보기 |
| [KST2015140949][한양대학교] | 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법 | 새창보기 |
| [KST2015141959][한양대학교] | 비휘발성 메모리 소자 및 그 제조 방법 | 새창보기 |
| [KST2015142633][한양대학교] | 비휘발성 메모리 소자 | 새창보기 |
| [KST2022010079][한양대학교] | 3차원 플래시 메모리의 소프트 프로그램 보상 동작 방법 | 새창보기 |
| [KST2015140657][한양대학교] | ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법 | 새창보기 |
| [KST2015141910][한양대학교] | ３ 차원 상변화 메모리 및 그 제조 방법 | 새창보기 |
| [KST2015141514][한양대학교] | 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법 | 새창보기 |
| [KST2017012260][한양대학교] | 비휘발성 메모리 소자 및 이의 제조방법(NONVOLATILE MEMORY ELEMENT AND METHOD OF FABRICATING THE SAME) | 새창보기 |
| [KST2015141907][한양대학교] | 단결정질의 부유 게이트를 갖는 3차원 플래시 메모리 및 그 제조 방법 | 새창보기 |
| [KST2015142597][한양대학교] | 상보적 저항 스위칭 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015141741][한양대학교] | 메모리 소자 | 새창보기 |
| [KST2015141940][한양대학교] | 신경 네트워킹 시스템의 소마를 모델링한 상변화 랜덤 액세스 메모리 | 새창보기 |
| [KST2014047386][한양대학교] | 고분자 박막 안에 포함된 나노입자가 전하 포획영역으로 작용하는 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법 | 새창보기 |
| [KST2016005922][한양대학교] | 자기터널접합을 위한 구조 및 그를 포함하는 자기터널접합과 자기 메모리(STRUCTURE FOR MAGNETIC TUNNELING JUNCTION AND MAGNETIC TUNNELING JUNCTION AND MAGNETIC RANDOM ACCESS MEMORY HAVING THEM) | 새창보기 |
| [KST2015142653][한양대학교] | CBRAM 소자 및 그 제조 방법 | 새창보기 |
| [KST2015142327][한양대학교] | 메모리 소자 | 새창보기 |
| [KST2015141187][한양대학교] | 플러렌 기반의 플래시 메모리 소자 및 그 제조 방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|