1 |
1
멤리스터(memristor) 소자에 있어서,제1 전극;상기 제1 전극 상에 구비되는 스위칭 층;상기 스위칭 층 상에 구비되는 활성물질;상기 활성물질 상에 구비되는 제2 전극; 및상기 스위칭 층을 관통하여 구비되고 상기 제1 전극과 상기 제2 전극 사이에 전압이 인가되는 경우 상기 활성물질이 상기 제1 전극으로 이동하는 통로를 제공하는 채널들을 포함하는 멤리스터 소자
|
2 |
2
제1항에 있어서,상기 제1 전극 및 상기 제2 전극은 서로 상이한 전도체로 구성되는, 멤리스터 소자
|
3 |
3
제1항에 있어서,상기 스위칭 층은 비정질 절연 물질로 구성되는, 멤리스터 소자
|
4 |
4
제1항에 있어서,상기 활성물질은 은, 구리, 니켈 중의 적어도 하나를 포함하는, 멤리스터 소자
|
5 |
5
멤리스터(memristor) 소자 제조 방법에 있어서,제1 전극을 형성하는 동작;상기 제1 전극 상에 스위칭 층을 형성하는 동작;상기 스위칭 층을 관통하는 복수의 채널을 형성하는 동작;상기 스위칭 층에 형성된 복수의 채널 상에 활성물질을 도포하는 동작;상기 스위칭 층 및 상기 활성물질 상에 제2 전극을 형성하는 동작을 포함하는, 멤리스터 소자 제조 방법
|
6 |
6
제5항에 있어서,상기 복수의 채널을 형성하는 단계는,상기 스위칭 층에 상기 복수의 채널이 균일하게 분포하도록 형성하는 동작을 포함하는, 멤리스터 소자 제조 방법
|
7 |
7
제5항에 있어서,상기 동작들은 모두 CMOS(complementary metal oxide semiconductor) 소자에 영향을 주지 않는 범위의 온도에서 수행되는, 멤리스터 소자 제조 방법
|
8 |
8
제5항에 있어서,상기 제2 전극 상에 층간 물질을 도포하는 동작을 더 포함하는, 멤리스터 소자 제조 방법
|
9 |
9
제8항에 있어서,상기 제1 전극을 형성하는 동작;상기 제1 전극 상에 스위칭 층을 형성하는 동작;상기 스위칭 층을 관통하는 복수의 채널을 형성하는 동작;상기 스위칭 층에 형성된 복수의 채널 상에 활성물질을 도포하는 동작;상기 스위칭 층 및 상기 활성물질 상에 제2 전극을 형성하는 동작; 및상기 제2 전극 상에 층간 물질을 도포하는 동작을 반복하여 상기 멤리스터 소자를 적층하는, 멤리스터 소자 제조 방법
|
10 |
10
신경망 모사 소자에 있어서,서로 일정한 제1 간격으로 떨어져 있고, 제1 방향으로 구비되는 복수 개의 제1 전극;서로 일정한 제2 간격으로 떨어져 있고, 상기 제1 방향에 수직한 제2 방향으로 구비되는 복수 개의 제2 전극;상기 복수 개의 제1 전극과 상기 복수 개의 제2 전극이 교차하는 위치에 배열 행태로 구비되는 복수의 멤리스터 소자를 포함하는, 신경망 모사 소자
|
11 |
11
제10항에 있어서,상기 복수의 멤리스터 소자는,상기 복수 개의 제1 전극 상에 도포되는 스위칭 층;상기 복수 개의 제1 전극과 상기 복수 개의 제2 전극이 교차하는 위치에서 상기 스위칭 층과 상기 복수 개의 제2 전극 사이에 구비되는 활성물질;상기 복수 개의 제1 전극과 상기 복수 개의 제2 전극이 교차하는 위치에서 상기 스위칭 층을 관통하여 형성되고, 상기 활성물질이 이동하는 통로가 되는 복수의 채널들을 포함하는, 신경망 모사 소자
|
12 |
12
제 11 항에 있어서,상기 복수 개의 제1 전극, 상기 스위칭 층, 상기 복수의 채널들, 상기 활성물질 및 상기 복수 개의 제2 전극은 모두 CMOS(complementary metal oxide semiconductor) 소자에 영향을 주지 않는 범위의 온도에서 형성되는, 신경망 모사 소자
|
13 |
13
제 12 항에 있어서,상기 복수 개의 제1 전극, 상기 스위칭 층, 상기 복수의 채널들, 상기 활성물질 및 상기 복수 개의 제2 전극은 CMOS 소자 상에 적층되면서 형성되는, 신경망 모사 소자
|