맞춤기술찾기

이전대상기술

비휘발성 반도체 메모리 소자 및 그 제조방법

  • 기술번호 : KST2015113115
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 비휘발성 반도체 메모리 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 비휘발성 반도체 메모리 소자는, 기판, 기판 상에 형성된 반도체기둥, 반도체기둥 상에 형성된 하드마스크, 반도체기둥의 양측에 각각 형성된 게이트 전극, 게이트 전극이 형성된 방향과 다른 방향으로 형성되고, 또한 반도체 기둥의 양측에 각각 형성된 소오스 전극 및 드레인 전극, 하드마스크의 주위를 둘러싸도록 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층, 저항변화물질층 상에 형성된 금속층을 포함한다. 본 발명에 따른 비휘발성 반도체 메모리 소자는 전원 공급 시 고속 동작이 가능하며, 전원 공급이 중단되더라도 저항변화물질을 이용하여 데이터를 저장하고 지속적으로 유지 할 수 있다. 디램, 커패시터리스 디램(Capacitorless DRAM), 저항변화메모리 Resistance Random Access Memory, RRAM), 비휘발성 메모리
Int. CL H01L 21/8247 (2006.01) H01L 27/115 (2006.01)
CPC H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01)
출원번호/일자 1020080080675 (2008.08.19)
출원인 한국과학기술원
등록번호/일자 10-1013791-0000 (2011.02.01)
공개번호/일자 10-2010-0022148 (2010.03.02) 문서열기
공고번호/일자 (20110214) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.08.19)
심사청구항수 23

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최양규 대한민국 대전 유성구
2 김성호 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2008.08.19 수리 (Accepted) 1-1-2008-0588137-59
2 선행기술조사의뢰서
Request for Prior Art Search
2010.05.17 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2010.06.17 수리 (Accepted) 9-1-2010-0037887-17
4 의견제출통지서
Notification of reason for refusal
2010.07.20 발송처리완료 (Completion of Transmission) 9-5-2010-0308675-17
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2010.07.30 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0493802-67
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.07.30 수리 (Accepted) 1-1-2010-0493797-15
7 등록결정서
Decision to grant
2011.01.28 발송처리완료 (Completion of Transmission) 9-5-2011-0055684-95
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판; 상기 기판 상에 형성된 반도체기둥; 상기 반도체기둥 상에 형성된 하드마스크; 상기 반도체기둥의 양측에 각각 형성된 게이트 전극; 상기 게이트 전극이 형성된 방향과 다른 방향으로 형성되고, 또한 상기 반도체 기둥의 양측에 각각 형성된 소오스 전극 및 드레인 전극; 상기 하드마스크의 주위를 둘러싸도록 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층; 및 상기 저항변화물질층 상에 형성된 금속층; 을 포함하는, 비휘발성 반도체 메모리 소자
2 2
제1항에 있어서, 상기 게이트 전극 및 상기 반도체기둥 사이에 각각 형성된 게이트절연층을 더 포함하고, 상기 게이트 절연층의 소정영역이 상기 하드마스크 및 상기 저항변화물질층에 의하여 덮혀져 있는, 비휘발성 반도체 메모리 소자
3 3
제1항에 있어서, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자
4 4
제1항에 있어서, 상기 하드 마스크는 실리콘 나이트라이드(Si3N4)를 포함하는, 비휘발성 반도체 메모리 소자
5 5
제1항 또는 제2항에 있어서, 상기 저항변화물질층은, 상기 소오스 전극 및 상기 드레인 전극의 소정영역을 덮도록 형성되며, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자
6 6
제1항에 있어서, 상기 반도체기둥의 폭은, 상기 반도체기둥에서 형성되는 공핍영역의 최대폭보다 크게 형성된, 비휘발성 반도체 메모리 소자
7 7
제1항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자
8 8
기판 상에 반도체 기둥을 형성하는 제1 단계; 상기 반도체 기둥상에 하드마스크를 증착하는 제2 단계: 상기 반도체기둥의 양측에 각각 게이트 전극을 형성하는 제3 단계; 상기 게이트 전극이 형성된 방향과 다른 방향이고, 또한 상기 반도체 기둥의 양측에 각각 소오스 전극 및 드레인 전극을 형성하는 제4 단계; 상기 하드마스크의 주위를 둘러싸고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층을 형성하는 제5 단계; 및 상기 저항변화물질층 상에 금속층을 형성하는 제6 단계; 를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
9 9
제8항에 있어서, 상기 반도체기둥을 열적 산화(thermal oxidation)방법을 통하여 산화하여, 상기 반도체기둥과 상기 게이트전극 사이에 각각 게이트절연층을 형성하는 단계를 더 포함하고, 상기 게이트 절연층의 소정영역이 상기 하드마스크 및 상기 저항변화물질층에 의하여 덮혀져 있는, 비휘발성 반도체 메모리 소자의 제조방법
10 10
제8항 또는 제9항에 있어서, 상기 제1 단계는 상기 기판을 식각하여 상기 반도체기둥을 형성하고, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자의 제조방법
11 11
제8항에 있어서, 상기 하드 마스크는 실리콘 나이트라이드(Si3N4)를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
12 12
제8항 또는 제9항에 있어서, 상기 제3 단계는, 상기 기판 및 상기 하드마스크 상에 게이트 전극물질을 증착하는 제1 과정; 상기 게이트 전극물질을 화학 기계적 연마 방법을 이용하여 평탄화시키는 제2 과정; 및 상기 평탄화된 게이트 전극물질을 패터닝하여 각각의 게이트 전극을 형성하는 제3 과정; 을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
13 13
제8항 또는 제9항에 있어서, 상기 저항변화물질층은, 상기 소오스 전극 및 상기 드레인 전극의 소정영역을 덮도록 형성되며, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
14 14
제8항에 있어서, 상기 반도체기둥의 폭은, 상기 반도체기둥에서 형성되는 공핍영역의 최대폭보다 크게 형성된, 비휘발성 반도체 메모리 소자의 제조방법
15 15
제8항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
16 16
기판; 상기 기판 상에 형성된 부유바디셀; 상기 기판 상이고, 또한 상기 부유바디셀 양측에 형성된 소오스 전극 및 드레인 전극; 상기 부유바디셀 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극; 상기 소오스 전극 및 상기 드레인 전극 상이고, 또한 상기 게이트 전극상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층; 및 상기 저항변화물질층상에 형성된 금속층; 을 포함하는, 비휘발성 반도체 메모리 소자
17 17
제16항에 있어서, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자
18 18
제16항에 있어서, 상기 저항변화물질층은, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자
19 19
제16항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자
20 20
기판 상에 부유바디셀을 형성하는 제1 단계; 상기 기판 상이고, 또한 상기 부유바디셀 양측에 소오스 전극 및 드레인 전극을 형성하는 제2 단계; 상기 부유바디셀 상에 순차적으로 게이트 절연층 및 게이트 전극을 형성하는 제3 단계; 상기 소오스 전극 및 상기 드레인 전극 상이고, 또한 상기 게이트 전극상에 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층을 형성하는 제4 단계; 및 상기 저항변화물질층 상에 금속층을 형성하는 제5 단계; 를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
21 21
제20항에 있어서, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자의 제조방법
22 22
제20항에 있어서, 상기 제4 단계는, 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 중 어느 하나를 이용하여 상기 저항변화물질층을 형성하고, 상기 저항변화물질층은, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
23 23
제20항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.