요약 | 본 발명은 폴리머 메모리에서 폴리머를 수분과의 반응으로부터 보호하여 정보 유지 기간을 획기적으로 증가시키고, 메모리의 성능을 더욱 향상시키기 위한 것으로, 기판 상에 형성된 하부 전극, 하부 전극 상에 형성되고 오버행(overhang)구조의 비아홀(via hole)이 형성된 절연막, 비아홀 내부의 하부 전극 상에 형성된 폴리머(polymer)막 및 폴리머막 상에 형성된 상부 전극을 포함하는 폴리머 메모리 소자 및 이의 제조 방법을 제공한다. 폴리머 메모리(Polymer Memory), 비아홀(via hole), 오버행(overhang) |
---|---|
Int. CL | H01L 27/10 (2006.01) |
CPC | H01L 45/124(2013.01) H01L 45/124(2013.01) H01L 45/124(2013.01) |
출원번호/일자 | 1020060003922 (2006.01.13) |
출원인 | 한국과학기술원 |
등록번호/일자 | 10-0814031-0000 (2008.03.10) |
공개번호/일자 | 10-2007-0075538 (2007.07.24) 문서열기 |
공고번호/일자 | (20080317) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2006.01.13) |
심사청구항수 | 20 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 최양규 | 대한민국 | 대전광역시 유성구 |
2 | 유리은 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김성호 | 대한민국 | 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 Patent Application |
2006.01.13 | 수리 (Accepted) | 1-1-2006-0025875-52 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2007.01.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2007.02.09 | 수리 (Accepted) | 9-1-2007-0007559-16 |
4 | 대리인사임신고서 Notification of resignation of agent |
2007.02.16 | 수리 (Accepted) | 1-1-2007-0144814-25 |
5 | 의견제출통지서 Notification of reason for refusal |
2007.03.26 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0154965-36 |
6 | 의견서 Written Opinion |
2007.05.25 | 수리 (Accepted) | 1-1-2007-0384050-12 |
7 | 명세서등보정서 Amendment to Description, etc. |
2007.05.25 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2007-0384012-98 |
8 | 최후의견제출통지서 Notification of reason for final refusal |
2007.09.12 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0494033-95 |
9 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2007.09.14 | 보정승인 (Acceptance of amendment) | 1-1-2007-0666405-64 |
10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2007.09.14 | 수리 (Accepted) | 1-1-2007-0666396-30 |
11 | 등록결정서 Decision to grant |
2008.03.06 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0127052-89 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
18 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
번호 | 청구항 |
---|---|
1 |
1 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성되고, 오버행(overhang)구조의 비아홀(via hole)이 형성된 절연막; 상기 비아홀 내부의 상기 하부 전극 상에 형성된 폴리머(polymer)막; 및 상기 폴리머막 상에 형성된 상부 전극을 포함하는 것을 특징으로 하는 폴리머 메모리 소자 |
2 |
2 삭제 |
3 |
3 제1항에 있어서, 상기 폴리머막은 상기 절연막 및 상기 오버행 상에까지 형성된 것을 특징으로 하는 폴리머 메모리 소자 |
4 |
4 제1항에 있어서, 상기 폴리머막은 상기 절연막의 두께보다 작게 형성되어 상기 비아홀에 오버랩되지 않는 것을 특징으로 하는 폴리머 메모리 소자 |
5 |
5 제1항에 있어서, 상기 절연막은 실리콘 산화막 또는 실리콘 질화막인 것을 특징으로 하는 폴리머 메모리 소자 |
6 |
6 제1항에 있어서, 상기 기판은 플렉시블(flexible) 플라스틱(plastic) 재질인 것을 특징으로 하는 플리머 메모리 소자 |
7 |
7 기판 상에 형성된 하부 전극;상기 하부 전극 상에 형성되고, 비아홀(via hole)이 형성된 절연막;상기 절연막 상에 형성되고, 오버행(overhang)구조를 갖는 보호막;상기 비아홀 내부의 상기 하부 전극 상에 형성된 폴리머(polymer)막; 및 상기 폴리머막 상에 형성된 상부 전극을 포함하는 것을 특징으로 하는 폴리머 메모리 소자 |
8 |
8 삭제 |
9 |
9 제7항에 있어서, 상기 폴리머막은 상기 보호막 상에 형성된 것을 특징으로 하는 폴리머 메모리 소자 |
10 |
10 제7항에 있어서, 상기 폴리머막은상기 절연막의 두께보다 작게 형성되어 상기 비아홀에 오버랩되지 않는 것을 특징으로 하는 폴리머 메모리 소자 |
11 |
11 제7항에 있어서, 상기 절연막은상기 보호막의 두께보다 큰 것을 특징으로 하는 폴리머 메모리 소자 |
12 |
12 제7항에 있어서, 상기 절연막은 실리콘 산화막이고, 상기 보호막은 실리콘 질화막인 것을 특징으로 하는 폴리머 메모리 소자 |
13 |
13 제7항에 있어서, 상기 절연막은 실리콘 질화막이고, 상기 보호막은 실리콘 산화막인 것을 특징으로 하는 폴리머 메모리 소자 |
14 |
14 제7항에 있어서, 상기 기판은 플렉시블(flexible) 플라스틱(plastic) 재질인 것을 특징으로 하는 폴리머 메모리 소자 |
15 |
15 (a) 기판 상에 하부 전극을 형성하는 단계;(b) 상기 하부 전극 상에 절연막을 형성하는 단계;(c) 상기 절연막을 비등방성 건식 식각하여 오버행(overhang)구조의 비아홀(via hole)을 형성하는 단계;(d) 상기 비아홀 내부의 상기 하부 전극 상에 폴리머막을 형성하는 단계; 및 (e) 상기 폴리머막 상에 상부 전극을 증착하고 패터닝하는 단계를 포함하는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
16 |
16 삭제 |
17 |
17 제15항에 있어서, 상기 (d)단계는 상기 폴리머막을 상기 절연막 및 상기 오버행 상에까지 형성하는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
18 |
18 제15항 또는 제17항에 있어서, 상기 (d)단계는 상기 폴리머막의 두께가 상기 절연막의 두께보다 작도록 형성하는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
19 |
19 (a) 기판 상에 하부 전극을 형성하는 단계;(b) 상기 하부 전극 상에 절연막과 보호막을 순차적으로 형성하는 단계;(c) 상기 절연막과 상기 보호막을 비등방성 건식 식각한 후, 상기 절연막을 등방성 습식 식각하여 비아홀(via hole)과 오버행(overhang)구조를 형성하는 단계;(d) 상기 비아홀 내부의 상기 하부 전극 상에 폴리머막을 형성하는 단계; 및 (e) 상기 폴리머막 상에 상부 전극을 증착하고 패터닝하는 단계를 포함하는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
20 |
20 제19항에 있어서, 상기 (b)단계는 상기 보호막을 상기 절연막의 두께보다 작게 형성하는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
21 |
21 제19항에 있어서, 상기 (b)단계는 실리콘 산화막 및 실리콘 질화막을 상기 절연막 및 상기 보호막으로 각각 이용하는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
22 |
22 삭제 |
23 |
23 제19항에 있어서, 상기 (d)단계는 상기 폴리머막을 상기 비아홀 내부의 상기 하부 전극 상과 동시에 상기 보호막 상에 형성하는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
24 |
24 제19항 또는 제23항에 있어서, 상기 (d)단계는 상기 폴리머막의 두께가 상기 절연막의 두께보다 작도록 증착시키는 것을 특징으로 하는 폴리머 메모리 소자의 제조 방법 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-0814031-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20060113 출원 번호 : 1020060003922 공고 연월일 : 20080317 공고 번호 : 특허결정(심결)연월일 : 20080306 청구범위의 항수 : 20 유별 : H01L 27/10 발명의 명칭 : 폴리머 메모리 소자 및 이의 제조 방법 존속기간(예정)만료일 : 20130311 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 483,000 원 | 2008년 03월 11일 | 납입 |
제 4 년분 | 금 액 | 480,000 원 | 2011년 03월 02일 | 납입 |
제 5 년분 | 금 액 | 480,000 원 | 2012년 02월 28일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 | 2006.01.13 | 수리 (Accepted) | 1-1-2006-0025875-52 |
2 | 선행기술조사의뢰서 | 2007.01.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2007.02.09 | 수리 (Accepted) | 9-1-2007-0007559-16 |
4 | 대리인사임신고서 | 2007.02.16 | 수리 (Accepted) | 1-1-2007-0144814-25 |
5 | 의견제출통지서 | 2007.03.26 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0154965-36 |
6 | 의견서 | 2007.05.25 | 수리 (Accepted) | 1-1-2007-0384050-12 |
7 | 명세서등보정서 | 2007.05.25 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2007-0384012-98 |
8 | 최후의견제출통지서 | 2007.09.12 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0494033-95 |
9 | [명세서등 보정]보정서 | 2007.09.14 | 보정승인 (Acceptance of amendment) | 1-1-2007-0666405-64 |
10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2007.09.14 | 수리 (Accepted) | 1-1-2007-0666396-30 |
11 | 등록결정서 | 2008.03.06 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0127052-89 |
12 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
13 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
14 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
15 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
16 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
17 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
18 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
기술정보가 없습니다 |
---|
과제고유번호 | 1345072327 |
---|---|
세부과제번호 | R0A-2007-000-20028-0 |
연구과제명 | 나노소자를위한trans-scale융합기술개발 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국과학재단 |
연구주관기관명 | 한국과학기술원 |
성과제출연도 | 2008 |
연구기간 | 200707~201206 |
기여율 | 1 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
[1020080123751] | 융합 메모리 소자, 융합 메모리 소자의 제조방법 및 동작방법 | 새창보기 |
---|---|---|
[1020080121159] | 커패시터리스 디램 및 이의 제조 방법 | 새창보기 |
[1020080107504] | 바이오 센서 및 그 제조 방법 | 새창보기 |
[1020080103983] | 전계효과 트랜지스터의 기생 게이트 전계효과를 이용한 바이오 센서 및 그 제조 방법 | 새창보기 |
[1020080095719] | 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080080675] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080079567] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080069132] | 초소수성 및 초발수성 표면을 갖는 패턴 및 그 형성방법 | 새창보기 |
[1020080051403] | 저항변화메모리 및 제조방법 | 새창보기 |
[1020080049992] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[1020070077740] | 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램 | 새창보기 |
[1020070045116] | 커패시터리스 디램 및 그 제조 방법 | 새창보기 |
[1020070042524] | 핀펫 구조의 디램 셀 트랜지스터 제조 방법 | 새창보기 |
[1020070036124] | [비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술 | 새창보기 |
[1020070012606] | 비휘발성 메모리 소자의 구동방법 | 새창보기 |
[1020060120333] | 비휘발성 메모리 소자와 그 제조방법 및 구동방법 | 새창보기 |
[1020060119559] | 비휘발성 메모리 소자 및 그 제조 방법 | 새창보기 |
[1020060083271] | 비 휘발성 메모리 및 그 제조방법 | 새창보기 |
[1020060003922] | 폴리머 메모리 소자 및 이의 제조 방법 | 새창보기 |
[KST2015117616][한국과학기술원] | 극소 채널 메모리 소자의 구동 방법 | 새창보기 |
---|---|---|
[KST2014046767][한국과학기술원] | 커패시터리스 디램 셀 및 그 제조방법 | 새창보기 |
[KST2014067199][한국과학기술원] | [비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술 | 새창보기 |
[KST2015115837][한국과학기술원] | 커패시터리스 디램 셀 및 그 제조방법 | 새창보기 |
[KST2015116194][한국과학기술원] | 비대칭 2-단자 바이리스터 소자 | 새창보기 |
[KST2015117578][한국과학기술원] | 2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법 | 새창보기 |
[KST2014011559][한국과학기술원] | 그라운드 커플링 노이즈 제거 방법, 제거 회로 및 이를 포함하는 시스템 온 칩 | 새창보기 |
[KST2015112955][한국과학기술원] | 탄소나노튜브 수직성장법을 통한 COB타입 슈퍼 캐패시터형성 방법 | 새창보기 |
[KST2015113394][한국과학기술원] | 고집적 반도체 융합 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015117415][한국과학기술원] | 저항변화메모리 및 제조방법 | 새창보기 |
[KST2015113631][한국과학기술원] | 커패시터리스 디램 소자 | 새창보기 |
[KST2015116365][한국과학기술원] | MTJ 접합층을 이용한 스핀토크오실레이터 | 새창보기 |
[KST2015111973][한국과학기술원] | 이중-게이트 플래쉬 메모리소자 및 그 제조방법 | 새창보기 |
[KST2015112739][한국과학기술원] | 핀펫 구조의 디램 셀 트랜지스터 제조 방법 | 새창보기 |
[KST2015113258][한국과학기술원] | 커패시터리스 디램 및 이의 제조 방법 | 새창보기 |
[KST2015118442][한국과학기술원] | 원자력힘 현미경 리소그래피와 수열합성법을 이용한강유전체 셀의 제조방법 | 새창보기 |
[KST2017010669][한국과학기술원] | 밴드 오프셋을 이용한 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM USING BAND OFFSET TECHNOLOGY AND MANUFACTURING METHOD THEREOF) | 새창보기 |
[KST2015114652][한국과학기술원] | 비휘발성 강유전체 랜덤 억세스 메모리의 캐패시터용비스무스-세리움 티탄산 박막 | 새창보기 |
[KST2015117263][한국과학기술원] | 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법 | 새창보기 |
[KST2015113343][한국과학기술원] | 반도체 메모리 소자 및 그 구동방법 | 새창보기 |
[KST2015113479][한국과학기술원] | 커패시터리스 디램, 그 쓰기방법 및 읽기방법 | 새창보기 |
[KST2015114603][한국과학기술원] | 강유전체 또는 일렉트렛 메모리 장치 | 새창보기 |
[KST2015114890][한국과학기술원] | 메가비트디램을위한스마트캐패시터셀및그제조방법 | 새창보기 |
[KST2015117475][한국과학기술원] | 커패시터리스 디램 및 그 제조 방법 | 새창보기 |
[KST2015118656][한국과학기술원] | 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램 | 새창보기 |
[KST2015112898][한국과학기술원] | 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015112988][한국과학기술원] | 반도체 메모리 소자의 커패시터 및 그 제조방법 | 새창보기 |
[KST2015114385][한국과학기술원] | 메모리 소자 및 그 제작방법 | 새창보기 |
[KST2015116364][한국과학기술원] | 공유층을 구비한 MTJ소자 어레이 및 이의 제조방법 | 새창보기 |
[KST2017009906][한국과학기술원] | 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM AND MANUFACTURING METHOD THEREOF) | 새창보기 |
심판사항 정보가 없습니다 |
---|