요약 | 본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 커패시터가 없는 커패시터리스 디램(capacitorless DRAM) 및 그 제조방법에 관한 것이다.본 발명에 따른 커패시터리스 디램은, 반도체 기판, 반도체 기판상에 형성된 소스, 소스 상에 수직방향으로 형성된 제1 기둥, 제1 기둥 상에 형성된 드레인, 제1 기둥의 측부에 형성된 게이트, 게이트를 반도체 기판, 소스, 제1 기둥 및 드레인과 절연시키는 게이트 절연막, 및 제1 기둥 내부에 형성되고, 소스와 드레인을 연결하는 제2 기둥을 포함하고, 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크다.본 발명에 의해 종래의 커패시터리스 디램보다 증가된 정공 보유시간을 갖는 구조의 커패시터리스 디램이 제공된다.커패시터리스 디램, 기둥, 나노선, 편석, 충돌 이온화 |
---|---|
Int. CL | H01L 27/108 (2006.01) H01L 21/336 (2006.01) H01L 21/8242 (2006.01) |
CPC | H01L 29/7827(2013.01) H01L 29/7827(2013.01) H01L 29/7827(2013.01) H01L 29/7827(2013.01) H01L 29/7827(2013.01) |
출원번호/일자 | 1020070045116 (2007.05.09) |
출원인 | 한국과학기술원 |
등록번호/일자 | 10-0860744-0000 (2008.09.23) |
공개번호/일자 | |
공고번호/일자 | (20080929) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2007.05.09) |
심사청구항수 | 13 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 최양규 | 대한민국 | 대전 유성구 |
2 | 김성호 | 대한민국 | 대전 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김성호 | 대한민국 | 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 Patent Application |
2007.05.09 | 수리 (Accepted) | 1-1-2007-0344957-81 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2007.12.17 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2008.01.11 | 수리 (Accepted) | 9-1-2008-0000218-89 |
4 | 의견제출통지서 Notification of reason for refusal |
2008.03.17 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0148106-93 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2008.05.14 | 수리 (Accepted) | 1-1-2008-0341666-19 |
6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2008.05.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2008-0341540-76 |
7 | 등록결정서 Decision to grant |
2008.09.22 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0487393-86 |
8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
번호 | 청구항 |
---|---|
1 |
1 반도체 기판;상기 반도체 기판상에 형성된 소스;상기 소스 상에 수직방향으로 형성된 제1 기둥(pillar);상기 제1 기둥 상에 형성된 드레인;상기 제1 기둥의 측부에 형성된 게이트;상기 게이트를 상기 반도체 기판, 상기 소스, 상기 제1 기둥 및 상기 드레인과 절연시키는 게이트 절연막; 및상기 제1 기둥 내부에 형성되고, 상기 소스와 상기 드레인을 연결하는 제2 기둥을 포함하고,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고,상기 제1 기둥에 포함된 물질은 실리콘(Si)이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge)인, 커패시터리스(capacitorless) 디램(DRAM) |
2 |
2 삭제 |
3 |
3 제1항에 있어서,상기 게이트 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막, 하프늄 산화막(HfO2) 또는 하프늄 질산화막(HfON) 중 하나인, 커패시터리스 디램 |
4 |
4 반도체 기판상에 제1 기둥을 형성하는 단계;상기 제1 기둥 내부에 상기 제1 기둥과 평행한 제2 기둥을 형성하는 단계;상기 반도체 기판 및 상기 제1 기둥 표면에 게이트 절연막을 증착하는 단계;상기 게이트 절연막 상에 게이트 전극을 형성하는 단계; 및상기 제1 기둥의 상부 영역에 불순물을 주입하여 드레인을 형성하는 단계; 및상기 제2 기둥의 하부 영역에 불순물을 주입하여 소스를 형성하는 단계를 포함하며,여기서, 상기 제2 기둥을 형성하는 단계는,상기 제1 기둥 표면에 상기 제2 기둥에 포함되는 물질을 증착하는 단계; 및상기 제2 기둥에 포함되는 물질을 어닐링(annealing)을 통해 상기 제1 기둥 내부로 편석(segregation)시키는 단계를 포함하며,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 큰, 커패시터리스 디램의 제조방법 |
5 |
5 제4항에 있어서,상기 제1 기둥에 포함된 물질은 실리콘이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge) 또는 실리콘게르마늄(SiGe)인, 커패시터리스 디램 |
6 |
6 삭제 |
7 |
7 제4항에 있어서,상기 증착단계는 화학기상증착법(chemical vapor deposition; CVD), 분자빔에피택시(molecular beam epitaxy; MBE) 또는 에피택시(epitaxi)중 한가지 방법을 이용하여 증착하는, 커패시터리스 디램의 제조방법 |
8 |
8 반도체 기판;상기 반도체 기판상에 수평방향으로 형성된 제1 기둥;상기 제1 기둥 내부에 상기 제1 기둥과 평행하게 형성된 제2 기둥;상기 반도체 기판 및 상기 제1 기둥의 표면상에 형성된 게이트 절연막;상기 게이트 절연막 표면상에 형성된 게이트; 및상기 제1 기둥의 일단 및 타단에 각각 형성된 소스 및 드레인을 포함하고,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고, 상기 제1 기둥에 포함된 물질은 실리콘(Si)이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge)인, 커패시터리스 디램 |
9 |
9 삭제 |
10 |
10 반도체 기판;상기 반도체 기판상에 형성된 소스;상기 소스 상에 수직방향으로 형성된 제1 물질을 포함하는 기둥;상기 제1 물질을 포함하는 기둥 상에 형성된 제2 물질을 포함하는 층;상기 제2 물질을 포함하는 층 상에 형성된 드레인;상기 제1 물질을 포함하는 기둥의 측부에 형성된 게이트; 및상기 게이트를 상기 소스, 상기 제1 물질을 포함하는 기둥, 상기 제2 물질을 포함하는 층 및 상기 드레인과 절연시키는 게이트 절연막을 포함하고,상기 제1 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 물질의 전자친화도와 에너지밴드갭의 합보다 크고, 상기 제1 물질은 실리콘(Si)이고,상기 제2 물질은 게르마늄(Ge)인, 커패시터리스 디램 |
11 |
11 삭제 |
12 |
12 제10항에 있어서,상기 게이트 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막, 하프늄 산화막(HfO2) 또는 하프늄 질산화막(HfON) 중 하나인, 커패시터리스 디램 |
13 |
13 제1 물질을 포함하는 기판;상기 제1 물질을 포함하는 기판에 형성된 소스;상기 소스 상에 수직방향으로 형성된 제2 물질을 포함하는 기둥;상기 제2 물질을 포함하는 기둥 상에 형성된 제1 물질을 포함하는 층;상기 제1 물질을 포함하는 층 상에 형성된 드레인;상기 제2 물질을 포함하는 기둥의 측부에 형성된 게이트; 및상기 게이트를 상기 소스, 상기 제2 물질을 포함하는 기둥, 상기 제1 물질을 포함하는 층 및 상기 드레인과 절연시키는 게이트 절연막을 포함하고,상기 제1 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 물질의 전자친화도와 에너지밴드갭의 합보다 큰, 커패시터리스 디램 |
14 |
14 제13항에 있어서,상기 제1 물질은 실리콘카바이드(SiC)이고,상기 제2 물질은 실리콘(Si)인, 커패시터리스 디램 |
15 |
15 제13항에 있어서,상기 게이트 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막, 하프늄 산화막(HfO2) 또는 하프늄 질산화막(HfON) 중 하나인, 커패시터리스 디램 |
16 |
16 반도체 기판;상기 반도체 기판 상부에 수평방향으로 형성된 제1 기둥;상기 제1 기둥 내부에 상기 제1 기둥과 평행하게 형성된 제2 기둥;상기 제1 기둥의 표면상에 형성된 게이트 절연막;상기 게이트 절연막의 표면상에 형성된 게이트; 및상기 제1 기둥의 일단 및 타단에 각각 형성된 소스 및 드레인을 포함하고,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고,상기 제1 기둥에 포함된 물질은 실리콘(Si)이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge)인, 커패시터리스 디램 |
17 |
17 삭제 |
18 |
18 반도체 기판;상기 반도체 기판 상부에 수평방향으로 형성된 기둥;상기 기둥의 표면상에 형성된 게이트 절연막;상기 게이트 절연막의 표면상에 형성된 게이트; 및상기 기둥의 일단 및 타단에 각각 형성된 소스 및 드레인을 포함하고,상기 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 소스와 드레인에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고,상기 기둥에 포함된 물질은 실리콘이고,상기 소스와 드레인에 포함된 물질은 실리콘카바이드(SiC)인, 커패시터리스 디램 |
19 |
19 삭제 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
국가 R&D 정보가 없습니다. |
---|
공개전문 정보가 없습니다 |
---|
특허 등록번호 | 10-0860744-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20070509 출원 번호 : 1020070045116 공고 연월일 : 20080929 공고 번호 : 특허결정(심결)연월일 : 20080922 청구범위의 항수 : 9 유별 : H01L 27/108 발명의 명칭 : 커패시터리스 디램 및 그 제조 방법 존속기간(예정)만료일 : 20130924 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 325,500 원 | 2008년 09월 24일 | 납입 |
제 4 년분 | 금 액 | 238,000 원 | 2011년 09월 01일 | 납입 |
제 5 년분 | 금 액 | 238,000 원 | 2012년 09월 07일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 | 2007.05.09 | 수리 (Accepted) | 1-1-2007-0344957-81 |
2 | 선행기술조사의뢰서 | 2007.12.17 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2008.01.11 | 수리 (Accepted) | 9-1-2008-0000218-89 |
4 | 의견제출통지서 | 2008.03.17 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0148106-93 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2008.05.14 | 수리 (Accepted) | 1-1-2008-0341666-19 |
6 | [명세서등 보정]보정서 | 2008.05.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2008-0341540-76 |
7 | 등록결정서 | 2008.09.22 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0487393-86 |
8 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
9 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
10 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
11 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
12 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
13 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
14 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
기술정보가 없습니다 |
---|
과제고유번호 | 1345072327 |
---|---|
세부과제번호 | R0A-2007-000-20028-0 |
연구과제명 | 나노소자를위한trans-scale융합기술개발 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국과학재단 |
연구주관기관명 | 한국과학기술원 |
성과제출연도 | 2008 |
연구기간 | 200707~201206 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1345086128 |
---|---|
세부과제번호 | 14-2008-01-001-00 |
연구과제명 | 나노임프린트공정기술개발 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국과학재단 |
연구주관기관명 | 한국기계연구원 |
성과제출연도 | 2008 |
연구기간 | 200804~201203 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
[1020100107872] | 부분경화를 이용한 미세구조 형성방법 | 새창보기 |
---|---|---|
[1020080127249] | 표면 플라즈몬 공명 구조를 갖는 유기 발광 표시장치 및 이의 제조 방법 | 새창보기 |
[1020080127249] | 표면 플라즈몬 공명 구조를 갖는 유기 발광 표시장치 및 이의 제조 방법 | 새창보기 |
[1020080123751] | 융합 메모리 소자, 융합 메모리 소자의 제조방법 및 동작방법 | 새창보기 |
[1020080121159] | 커패시터리스 디램 및 이의 제조 방법 | 새창보기 |
[1020080120670] | 유기발광 표시장치 | 새창보기 |
[1020080120670] | 유기발광 표시장치 | 새창보기 |
[1020080116668] | 나노패턴을 이용한 자외선 차단 필름 제조방법 및 그 제품 | 새창보기 |
[1020080107504] | 바이오 센서 및 그 제조 방법 | 새창보기 |
[1020080103983] | 전계효과 트랜지스터의 기생 게이트 전계효과를 이용한 바이오 센서 및 그 제조 방법 | 새창보기 |
[1020080098119] | 유기광기전력장치 | 새창보기 |
[1020080095719] | 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080095580] | 적용 가압력 제거를 이용한 미세 패턴 형성 방법 | 새창보기 |
[1020080094233] | 순차적 가압을 통한 미세 패턴 임프린팅 방법 | 새창보기 |
[1020080086391] | 나노 패턴을 갖는 도전성 폴리머층의 형성 방법 | 새창보기 |
[1020080086389] | 나노 갭을 갖는 바이오 센서의 제조 방법 | 새창보기 |
[1020080085905] | 유기발광소자의 제조방법 | 새창보기 |
[1020080080675] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080079567] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080070252] | 패턴 제작기술 | 새창보기 |
[1020080070250] | 몰드를 이용한 유기 태양 전지의 제조 방법 | 새창보기 |
[1020080070249] | 용해성 폴리머를 이용한 유기 태양 전지의 제조 방법 | 새창보기 |
[1020080069132] | 초소수성 및 초발수성 표면을 갖는 패턴 및 그 형성방법 | 새창보기 |
[1020080068648] | 불규칙 나노 패턴을 가지는 디스플레이소자 및 그 제조방법 | 새창보기 |
[1020080067082] | 플라즈마 에칭을 이용한 마이크로-나노 패턴의 제작 방법 | 새창보기 |
[1020080051403] | 저항변화메모리 및 제조방법 | 새창보기 |
[1020080049992] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080048246] | 반도체 메모리 소자의 커패시터 및 그 제조방법 | 새창보기 |
[1020080040865] | 투명기판 | 새창보기 |
[1020070119089] | 유기발광소자 제조방법 | 새창보기 |
[1020070077740] | 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램 | 새창보기 |
[1020070064308] | 스탬프 제조 기술 | 새창보기 |
[1020070045116] | 커패시터리스 디램 및 그 제조 방법 | 새창보기 |
[1020070042524] | 핀펫 구조의 디램 셀 트랜지스터 제조 방법 | 새창보기 |
[1020070036124] | [비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술 | 새창보기 |
[1020070012606] | 비휘발성 메모리 소자의 구동방법 | 새창보기 |
[1020060120333] | 비휘발성 메모리 소자와 그 제조방법 및 구동방법 | 새창보기 |
[1020060119559] | 비휘발성 메모리 소자 및 그 제조 방법 | 새창보기 |
[1020060083271] | 비 휘발성 메모리 및 그 제조방법 | 새창보기 |
[1020060003922] | 폴리머 메모리 소자 및 이의 제조 방법 | 새창보기 |
[KST2015117076][한국과학기술원] | 수직형 트랜지스터 소자 | 새창보기 |
---|---|---|
[KST2015111493][한국과학기술원] | 나노결정을 이용한 비휘발성 기억소자 형성방법 | 새창보기 |
[KST2015118986][한국과학기술원] | 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법 | 새창보기 |
[KST2015115411][한국과학기술원] | 복층의 게이트 절연층을 구비한 그래핀 전자 소자 | 새창보기 |
[KST2015117722][한국과학기술원] | 수직 트랜지스터 소오스(또는 드레인)와 벌크 영역 내의 트랩 전하를 완전히 제거하기 위한 방법 | 새창보기 |
[KST2015113263][한국과학기술원] | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 | 새창보기 |
[KST2015117237][한국과학기술원] | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법 | 새창보기 |
[KST2014067199][한국과학기술원] | [비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술 | 새창보기 |
[KST2015112353][한국과학기술원] | 쇼트키―장벽 트랜지스터의 제조 방법 | 새창보기 |
[KST2015112955][한국과학기술원] | 탄소나노튜브 수직성장법을 통한 COB타입 슈퍼 캐패시터형성 방법 | 새창보기 |
[KST2019024102][한국과학기술원] | 수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법 | 새창보기 |
[KST2015113394][한국과학기술원] | 고집적 반도체 융합 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015116751][한국과학기술원] | 금속 산화물 반도체 전계효과 트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2014047126][한국과학기술원] | 레이저를 이용한 반도체 소자 제조방법, 이에 의햐여 제조된 그래핀 반도체 및 그래핀 트랜지스터 | 새창보기 |
[KST2015118327][한국과학기술원] | 실리콘 핀과 바디가 채널로 형성된 전계 효과트랜지스터의 제작 방법 및 그 구조 | 새창보기 |
[KST2015114843][한국과학기술원] | 반도체 필라의 제조방법 및 반도체 필라가 구비된 전계효과트랜지스터 | 새창보기 |
[KST2014065445][한국과학기술원] | 에스오엔 모스 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2015112280][한국과학기술원] | 실리콘 채널 전면에 게이트가 형성된 3차원 전계 효과트랜지스터 제작 방법 및 그 구조 | 새창보기 |
[KST2017010669][한국과학기술원] | 밴드 오프셋을 이용한 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM USING BAND OFFSET TECHNOLOGY AND MANUFACTURING METHOD THEREOF) | 새창보기 |
[KST2015116713][한국과학기술원] | 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2015112314][한국과학기술원] | 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법 | 새창보기 |
[KST2022017541][한국과학기술원] | 양극 접합이 삽입된 게이트 메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2015117263][한국과학기술원] | 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법 | 새창보기 |
[KST2015114652][한국과학기술원] | 비휘발성 강유전체 랜덤 억세스 메모리의 캐패시터용비스무스-세리움 티탄산 박막 | 새창보기 |
[KST2015112276][한국과학기술원] | 둥근 실리콘 나노와이어를 이용한 다중 게이트 전계효과트랜지스터 제조 방법 및 그 구조 | 새창보기 |
[KST2015117246][한국과학기술원] | 이층 구조로 된 핀 전계 효과 트랜지스터 및 씨모스인버터의 형성 방법 및 그 구조 | 새창보기 |
[KST2015113343][한국과학기술원] | 반도체 메모리 소자 및 그 구동방법 | 새창보기 |
[KST2015112898][한국과학기술원] | 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2017009906][한국과학기술원] | 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM AND MANUFACTURING METHOD THEREOF) | 새창보기 |
[KST2015115211][한국과학기술원] | 물리 공극을 갖는 그래핀 소자 | 새창보기 |
심판사항 정보가 없습니다 |
---|