맞춤기술찾기
이전대상기술
반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법
- 기술번호 : KST2014047101
- 담당센터 : 대전기술혁신센터
- 전화번호 : 042-610-2279
| 요약 | 반도체 칩 패키지는 제1 반도체 칩 및 복수의 제2 반도체 칩들을 포함한다. 제1 반도체 칩은 메모리 셀들 및 로직 셀들을 구비하는 코어 영역과, 코어 영역에 인접하고 복수의 제1 입출력 패드들을 구비하는 인터페이스 영역을 포함한다. 복수의 제2 반도체 칩들은 서로 대향하는 제 1 면 및 제 2 면과, 제 1 면 및 제 2 면을 연결하는 복수의 측면들을 구비하고, 복수의 제1 입출력 패드들과 전기적으로 연결되는 복수의 제2 입출력 패드들을 구비한다. 복수의 제2 반도체 칩들 각각은, 일측면이 상기 인터페이스 영역과 접합되고 복수의 제2 입출력 패드들이 상응하는 복수의 제1 입출력 패드들과 직접 접촉되도록 인터페이스 영역 상에 배치된다. |
|---|---|
| Int. CL | H05K 7/14 (2006.01) H01L 23/48 (2006.01) H01L 23/12 (2006.01) |
| CPC | |
| 출원번호/일자 | 1020100129677 (2010.12.17) |
| 출원인 | 한국과학기술원 |
| 등록번호/일자 | 10-1104380-0000 (2012.01.03) |
| 공개번호/일자 | |
| 공고번호/일자 | (20120116) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2010.12.17) |
| 심사청구항수 | 14 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 김정호 | 대한민국 | 대전광역시 유성구 |
| 2 | 김기영 | 대한민국 | 대전광역시 유성구 |
| 3 | 박준서 | 대한민국 | 대전광역시 유성구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박영우 | 대한민국 | 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.12.17 | 수리 (Accepted) | 1-1-2010-0833216-08 |
| 2 | 등록결정서 Decision to grant |
2011.12.29 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0780415-36 |
| 3 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 4 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 5 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 메모리 셀들 및 로직 셀들을 구비하는 코어 영역과, 상기 코어 영역에 인접하고 복수의 제1 입출력 패드들을 구비하는 인터페이스 영역을 포함하는 제1 반도체 칩; 및서로 대향하는 제 1 면 및 제 2 면과, 상기 제 1 면 및 상기 제 2 면을 연결하는 복수의 측면들을 각각 구비하고, 상기 복수의 제1 입출력 패드들과 전기적으로 연결되는 복수의 제2 입출력 패드들을 각각 구비하는 복수의 제2 반도체 칩들을 포함하고,상기 복수의 제2 반도체 칩들 각각은, 상기 복수의 측면들 중 일측면이 상기 인터페이스 영역과 접합되고 상기 복수의 제2 입출력 패드들이 상응하는 상기 복수의 제1 입출력 패드들과 직접 접촉되도록 상기 인터페이스 영역 상에 배치되는 반도체 칩 패키지 |
| 2 |
2 제 1 항에 있어서, 상기 제1 반도체 칩은 상기 인터페이스 영역에 형성되고 상기 복수의 제2 반도체 칩들을 고정시키는 고정 수단을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 |
| 3 |
3 제 2 항에 있어서, 상기 고정 수단은 상기 복수의 제2 반도체 칩들이 각각 삽입되는 복수의 소켓들이고, 상기 복수의 제1 입출력 패드들은 상기 복수의 소켓들 내에 형성되는 것을 특징으로 하는 반도체 칩 패키지 |
| 4 |
4 제 2 항에 있어서, 상기 고정 수단은 상기 복수의 제2 반도체 칩들이 각각 삽입되는 복수의 홈부들이고, 상기 복수의 제1 입출력 패드들은 상기 복수의 홈부들 내에 형성되는 것을 특징으로 하는 반도체 칩 패키지 |
| 5 |
5 제 2 항에 있어서, 상기 고정 수단은 상기 복수의 제2 반도체 칩들을 상기 인터페이스 영역에 접착시키는 접착 물질인 것을 특징으로 하는 반도체 칩 패키지 |
| 6 |
6 제 1 항에 있어서, 상기 코어 영역 상에 형성되어 상기 코어 영역에서 발생되는 열을 방출시키는 히트 싱크(heat sink)를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 |
| 7 |
7 제 1 항에 있어서, 상기 제1 반도체 칩은 프로세서이고, 상기 복수의 제2 반도체 칩들은 메모리 칩들인 것을 특징으로 하는 반도체 칩 패키지 |
| 8 |
8 제 7 항에 있어서, 상기 제1 반도체 칩은 GPU(Graphic Processing Unit)이고, 상기 복수의 제2 반도체 칩들은 DRAM(Dynamic Random Access Memory)인 것을 특징으로 하는 반도체 칩 패키지 |
| 9 |
9 베이스 기판; 및상기 베이스 기판 상에 장착되는 반도체 칩 패키지를 포함하고,상기 반도체 칩 패키지는,메모리 셀들 및 로직 셀들을 구비하는 코어 영역과, 상기 코어 영역에 인접하고 복수의 제1 입출력 패드들을 구비하는 인터페이스 영역을 포함하는 제1 반도체 칩; 및서로 대향하는 제 1 면 및 제 2 면과, 상기 제 1 면 및 상기 제 2 면을 연결하는 복수의 측면들을 각각 구비하고, 상기 복수의 제1 입출력 패드들과 전기적으로 연결되는 복수의 제2 입출력 패드들을 각각 구비하는 복수의 제2 반도체 칩들을 포함하고,상기 복수의 제2 반도체 칩들 각각은, 상기 복수의 측면들 중 일측면이 상기 인터페이스 영역과 접합되고 상기 복수의 제2 입출력 패드들이 상응하는 상기 복수의 제1 입출력 패드들과 직접 접촉되도록 상기 인터페이스 영역 상에 배치되는 반도체 모듈 |
| 10 |
10 제 9 항에 있어서, 상기 제1 반도체 칩은 상기 인터페이스 영역에 형성되고 상기 복수의 제2 반도체 칩들을 고정시키는 고정 수단을 더 포함하는 것을 특징으로 하는 반도체 모듈 |
| 11 |
11 제 9 항에 있어서, 상기 반도체 칩 패키지는 상기 코어 영역 상에 형성되어 상기 코어 영역에서 발생되는 열을 방출시키는 히트 싱크(heat sink)를 더 포함하는 것을 특징으로 하는 반도체 모듈 |
| 12 |
12 제 9 항에 있어서, 상기 반도체 칩 패키지는 상기 제1 반도체 칩 및 상기 복수의 제2 반도체 칩들 상에 형성되는 하우징(housing)을 더 포함하는 것을 특징으로 하는 반도체 모듈 |
| 13 |
13 베이스 기판 및 상기 베이스 기판 상에 장착되는 반도체 칩 패키지를 포함하는 반도체 모듈; 및상기 반도체 모듈과 외부 장치가 통신하도록 상기 반도체 모듈과 상기 외부 장치를 연결시키는 시스템 버스를 포함하고,상기 반도체 칩 패키지는,메모리 셀들 및 로직 셀들을 구비하는 코어 영역과, 상기 코어 영역에 인접하고 복수의 제1 입출력 패드들을 구비하는 인터페이스 영역을 포함하는 제1 반도체 칩; 및서로 대향하는 제 1 면 및 제 2 면과, 상기 제 1 면 및 상기 제 2 면을 연결하는 복수의 측면들을 각각 구비하고, 상기 복수의 제1 입출력 패드들과 전기적으로 연결되는 복수의 제2 입출력 패드들을 각각 구비하는 복수의 제2 반도체 칩들을 포함하고,상기 복수의 제2 반도체 칩들 각각은, 상기 복수의 측면들 중 일측면이 상기 인터페이스 영역과 접합되고 상기 복수의 제2 입출력 패드들이 상응하는 상기 복수의 제1 입출력 패드들과 직접 접촉되도록 상기 인터페이스 영역 상에 배치되는 전자 시스템 |
| 14 |
14 메모리 셀들 및 로직 셀들을 구비하는 코어 영역과, 상기 코어 영역에 인접하고 복수의 제1 입출력 패드들을 구비하는 인터페이스 영역을 포함하는 제1 반도체 칩을 제조하는 단계;서로 대향하는 제 1 면 및 제 2 면과, 상기 제 1 면 및 상기 제 2 면을 연결하는 복수의 측면들을 각각 구비하고, 복수의 제2 입출력 패드들을 각각 구비하는 복수의 제2 반도체 칩들을 제조하는 단계; 및상기 복수의 측면들 중 일측면이 상기 인터페이스 영역과 접합되고 상기 복수의 제2 입출력 패드들이 상응하는 상기 복수의 제1 입출력 패드들과 직접 접촉되어 전기적으로 연결되도록 상기 복수의 제2 반도체 칩들 각각을 상기 인터페이스 영역 상에 배치시키는 단계를 포함하는 반도체 칩 패키지의 제조 방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 지식경제부 | 한국과학기술원 | 산업원천기술개발사업 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
| 공개전문 정보가 없습니다 |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1104380-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20101217 출원 번호 : 1020100129677 공고 연월일 : 20120116 공고 번호 : 특허결정(심결)연월일 : 20111229 청구범위의 항수 : 14 유별 : H01L 23/12 발명의 명칭 : 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법 존속기간(예정)만료일 : 20200104 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 295,500 원 | 2012년 01월 04일 | 납입 |
| 제 4 년분 | 금 액 | 243,600 원 | 2014년 12월 31일 | 납입 |
| 제 5 - 7 년분 | 금 액 | 1,063,240 원 | 2015년 12월 29일 | 납입 |
| 제 8 년분 | 금 액 | 316,000 원 | 2018년 12월 18일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2010.12.17 | 수리 (Accepted) | 1-1-2010-0833216-08 |
| 2 | 등록결정서 | 2011.12.29 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0780415-36 |
| 3 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 4 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 5 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 6 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 7 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 8 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 9 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 기술번호 | KST2014047101 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 한국과학기술원 |
| 기술명 | 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법 |
| 기술개요 |
반도체 칩 패키지는 제1 반도체 칩 및 복수의 제2 반도체 칩들을 포함한다. 제1 반도체 칩은 메모리 셀들 및 로직 셀들을 구비하는 코어 영역과, 코어 영역에 인접하고 복수의 제1 입출력 패드들을 구비하는 인터페이스 영역을 포함한다. 복수의 제2 반도체 칩들은 서로 대향하는 제 1 면 및 제 2 면과, 제 1 면 및 제 2 면을 연결하는 복수의 측면들을 구비하고, 복수의 제1 입출력 패드들과 전기적으로 연결되는 복수의 제2 입출력 패드들을 구비한다. 복수의 제2 반도체 칩들 각각은, 일측면이 상기 인터페이스 영역과 접합되고 복수의 제2 입출력 패드들이 상응하는 복수의 제1 입출력 패드들과 직접 접촉되도록 인터페이스 영역 상에 배치된다. |
| 개발상태 | 기술개발완료 |
| 기술의 우수성 | |
| 응용분야 | 기타 반도체 |
| 시장규모 및 동향 | |
| 희망거래유형 | 기술매매,라이센스, |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1415107582 |
|---|---|
| 세부과제번호 | KI002134 |
| 연구과제명 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 한국과학기술원 |
| 성과제출연도 | 2010 |
| 연구기간 | 200903~201302 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415122249 |
|---|---|
| 세부과제번호 | KI002134 |
| 연구과제명 | 웨이퍼레벨 3차원 IC 설계 및 집적기술 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 한국과학기술원 |
| 성과제출연도 | 2012 |
| 연구기간 | 200903~201302 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020130064550] | PCB의 캐비티 공진을 이용한 무선 전력 송수신기 및 이의 제작 방법 | 새창보기 |
|---|---|---|
| [1020130060735] | 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 | 새창보기 |
| [1020130053587] | 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법 | 새창보기 |
| [1020120121515] | 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법 | 새창보기 |
| [1020120063359] | 가변 커패시터 및 그의 제조 방법 | 새창보기 |
| [1020120056923] | 반도체 패키지 및 이의 제조 방법 | 새창보기 |
| [1020120006103] | 전자파 간섭 제거 회로, 이를 포함하는 반도체 장치 및 전자파 간섭 제거 방법 | 새창보기 |
| [1020120006092] | 반도체 칩, 3차원 적층 칩 및 3차원 적층 칩 패키지 | 새창보기 |
| [1020120006083] | 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈 | 새창보기 |
| [1020120003993] | 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법 | 새창보기 |
| [1020100134395] | 딥 Ｎ-웰 가드링 및 이를 포함하는 3차원 집적 회로 | 새창보기 |
| [1020100134210] | 다층 반도체 소자 및 그의 제조 방법 | 새창보기 |
| [1020100134138] | 반도체 칩 패키지 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [1020100134135] | 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [1020100134131] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
| [1020100133657] | 실리콘 관통 홀(ＴＳＶ) 충진용 조성물, ＴＳＶ 충진방법 및 상기 조성물을 이용하여 형성된 ＴＳＶ 충진물을 포함하는 기판 | 새창보기 |
| [1020100133124] | 3차원 집적 회로를 위한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 | 새창보기 |
| [1020100132982] | 능동 소자를 구비하는 전자기 밴드갭 구조물, 이를 포함하는 반도체 칩 및 전자기 밴드갭 구조물의 제조 방법 | 새창보기 |
| [1020100131486] | 전원 핀을 포함하는 3차원 집적 회로 및 3차원 집적 회로의 전원 핀 배치 방법 | 새창보기 |
| [1020100131097] | 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로 | 새창보기 |
| [1020100131095] | 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 | 새창보기 |
| [1020100130540] | 적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법 | 새창보기 |
| [1020100129677] | 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법 | 새창보기 |
| [1020100107736] | 실리콘 나노선 열전소자 및 그 제조방법 | 새창보기 |
| [1020100102093] | 반도체 패키지 및 이의 제조 방법 | 새창보기 |
| [1020100091904] | 배터리팩 냉각장치 | 새창보기 |
| [1020100049746] | 관통 전극을 포함하는 반도체 칩의 제조 방법 | 새창보기 |
| [1020100006617] | 관통 실리콘 비아 제조 방법 | 새창보기 |
| [1020100001423] | 플립칩이 실장된 인쇄회로기판의 열전 냉각 장치 | 새창보기 |
| [1020100001423] | 플립칩이 실장된 인쇄회로기판의 열전 냉각 장치 | 새창보기 |
| [1020090056904] | 온도 제어 장치 및 그 구동 방법 | 새창보기 |
중요키워드
| [KST2015115000][한국과학기술원] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
|---|---|---|
| [KST2015118695][한국과학기술원] | 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법 | 새창보기 |
| [KST2014011567][한국과학기술원] | 황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제 방법 및 이에 의해 제조된 전자패키지 | 새창보기 |
| [KST2015115511][한국과학기술원] | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 | 새창보기 |
| [KST2015118203][한국과학기술원] | 측면을 이용한 칩 적층방법, 이에 의하여 적층된 칩 어셈블리 및 이를 위한 칩 제조방법 | 새창보기 |
| [KST2015115145][한국과학기술원] | 반도체소자의 범프 전극 구조 및 그 제조방법 | 새창보기 |
| [KST2015114027][한국과학기술원] | 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
| [KST2015112842][한국과학기술원] | 패드가 구비된 반도체 패키지 | 새창보기 |
| [KST2015115247][한국과학기술원] | 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법 | 새창보기 |
| [KST2014046850][한국과학기술원] | 플립칩 본딩을 통한 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
| [KST2014047103][한국과학기술원] | 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [KST2015114741][한국과학기술원] | 3차원 적층 집적 회로 | 새창보기 |
| [KST2015115749][한국과학기술원] | 임베디드 토로이드 및 그 제조방법과 적층 집적회로소자 | 새창보기 |
| [KST2015116333][한국과학기술원] | 주파수 혼합기로 동작하는 관통 실리콘 비아, 이를 포함하는 3차원 집적 회로 및 이의 제조 방법 | 새창보기 |
| [KST2015115248][한국과학기술원] | 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 | 새창보기 |
| [KST2014047102][한국과학기술원] | 적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법 | 새창보기 |
| [KST2014011684][한국과학기술원] | 직물형 반도체 소자 패키지와 그 설치 방법 및 제조 방법 | 새창보기 |
| [KST2015115275][한국과학기술원] | 반도체칩의 삼차원 적층 방법 | 새창보기 |
| [KST2015116387][한국과학기술원] | 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법 | 새창보기 |
| [KST2014011489][한국과학기술원] | 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및 이의 접합 방법 | 새창보기 |
| [KST2014047104][한국과학기술원] | 반도체 칩 패키지 및 이를 포함하는 반도체 모듈 | 새창보기 |
| [KST2015117176][한국과학기술원] | 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지 | 새창보기 |
| [KST2015119499][한국과학기술원] | 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법 | 새창보기 |
| [KST2015115277][한국과학기술원] | 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 | 새창보기 |
| [KST2015118537][한국과학기술원] | 전기력을 이용한 균일한 미세 솔더볼 제조 방법 및 장치 | 새창보기 |
| [KST2015113550][한국과학기술원] | 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 | 새창보기 |
| [KST2015115308][한국과학기술원] | 내부결선을 통한 반도체 적층 패키지 | 새창보기 |
| [KST2015117978][한국과학기술원] | ＡＣＦ／ＮＣＦ 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법 | 새창보기 |
| [KST2015118894][한국과학기술원] | 전도성 패턴 필름의 접합 방법 | 새창보기 |
| [KST2015114248][한국과학기술원] | 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|