맞춤기술찾기

이전대상기술

스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법

  • 기술번호 : KST2015135173
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 플래시 메모리 어레이 및 그 제조방법에 관한 것으로, 더욱 상세하게는 메모리 셀이 직렬로 연결된 비트라인을 수직 적층형태로 쌓고, 여러 층의 비트라인을 감싸며 동시에 공유하도록 워드라인을 구비함으로써, 메모리 셀이 게이트 올 어라운드(Gate All Around: GAA) 구조를 갖도록 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법에 관한 것이다. 스타구조, 적층 어레이, 낸드, 플래시, 수직채널, 반도체, 메모리
Int. CL H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01)
CPC H01L 27/11565(2013.01) H01L 27/11565(2013.01) H01L 27/11565(2013.01) H01L 27/11565(2013.01) H01L 27/11565(2013.01)
출원번호/일자 1020090062653 (2009.07.09)
출원인 서울대학교산학협력단
등록번호/일자 10-1036155-0000 (2011.05.16)
공개번호/일자 10-2011-0005120 (2011.01.17) 문서열기
공고번호/일자 (20110523) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.07.09)
심사청구항수 20

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박병국 대한민국 서울특별시 서초구
2 윤장근 대한민국 대전광역시 중구
3 박일한 대한민국 서울 관악구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.07.09 수리 (Accepted) 1-1-2009-0418946-16
2 의견제출통지서
Notification of reason for refusal
2010.12.03 발송처리완료 (Completion of Transmission) 9-5-2010-0558182-51
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.01.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0052969-30
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.01.21 수리 (Accepted) 1-1-2011-0053009-14
5 등록결정서
Decision to grant
2011.02.16 발송처리완료 (Completion of Transmission) 9-5-2011-0086909-99
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.09.27 수리 (Accepted) 4-1-2011-5195109-43
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.01.14 수리 (Accepted) 4-1-2013-5007213-54
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.03.17 수리 (Accepted) 4-1-2015-5033829-92
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.13 수리 (Accepted) 4-1-2015-5062924-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 수평 및 수직으로 일정거리 이격되며 하나 이상의 반도체층이 적층되어 형성된 복수개의 비트라인들과; 상기 각 비트라인과 수직되게 전하저장층을 포함하는 절연막층을 사이에 두고 상기 하나 이상의 반도체층을 감싸며 수평으로 일정거리 이격되어 형성된 복수개의 워드라인들과; 상기 워드라인들 사이를 채우는 층간절연막을 포함하여 구성된 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이
2 2
제 1 항에 있어서, 상기 각 반도체층은 상기 각 워드라인을 사이에 두고 양측으로 소스/드레인 역할을 하는 불순물 도핑층이 형성된 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이
3 3
제 1 항 또는 제 2 항에 있어서, 상기 절연막층을 사이에 두고 상기 각 워드라인이 지나는 상기 각 반도체층의 단면은 사각형, 원형 및 타원형 중에서 어느 하나이고, 상기 각 워드라인은 상기 각 반도체층의 외주면을 감싸며 지나가는 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이
4 4
제 3 항에 있어서, 상기 복수개의 워드라인들 일측에는 상기 절연막층 또는 게이트 절연막을 사이에 두고 상기 하나 이상의 반도체층을 감싸며 수평으로 일정거리 이격되면서 수직으로 적층된 반도체층 갯수 만큼 비트선택라인들이 더 형성되고, 상기 복수개의 워드라인들 타측에는 상기 절연막층 또는 게이트 절연막을 사이에 두고 상기 하나 이상의 반도체층을 감싸며 소스선택라인이 더 형성된 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이
5 5
제 4 항에 있어서, 상기 각 비트선택라인이 감싸는 수직으로 적층된 반도체층들 중에서 하나의 동일층에 있는 반도체층들을 제외한 나머지 반도체층들은 감싸지는 부위에 불순물이 도핑된 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이
6 6
제 5 항에 있어서, 상기 각 반도체층은 하나의 공통된 바디영역을 갖는 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이
7 7
제 6 항에 있어서, 상기 전하저장층은 질화물층 또는 도전성 물질층인 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이
8 8
제 1 항의 스타 구조를 갖는 낸드 플래시 메모리 어레이를 제조하는 방법에 있어서, 소정의 기판상에 "적층매개층-003e#반도체층"을 n번 반복 형성시킨 후, n번째 반도체층 상부에 n+1번째 적층매개층을 한번 더 형성시킨 다음, 상기 n+1번째 적층매개층 상부에 제 1 식각 마스크를 형성시키는 제 1 단계와; 상기 제 1 식각 마스크를 이용하여 상기 n+1번째 적층매개층부터 상기 n번 적층된 "반도체층/적층매개층"을 순차 식각하여 기둥 형상의 적층 구조를 갖는 비트라인들을 형성하는 제 2 단계와; 상기 기판 전면에 홈충전물질을 증착한 후 상기 제 1 식각 마스크가 드러나도록 평탄화시킨 다음, 제 2 식각 마스크를 형성하는 제 3 단계와; 상기 제 2 식각 마스크를 이용하여 상기 제 2 식각 마스크 사이에 드러난 상기 홈충전물질을 식각하여 칸막이를 형성하고, 상기 칸막이 양측으로 상기 제 2 단계의 적층 구조 일부가 드러나게 한 다음, 상기 제 2 식각 마스크를 제거하는 제 4 단계와; 상기 드러난 적층 구조의 적층매개층을 식각하여 상기 칸막이 양측으로 상기 제 1 식각 마스크 및 상기 반도체층만 드러나게 하는 제 5 단계와; 상기 칸막이 양측으로 드러난 상기 반도체층에 전하저장층을 포함하는 절연막층을 형성하는 제 6 단계와; 상기 기판 전면에 게이트 물질을 증착한 다음, 상기 제 1 식각 마스크가 드러나도록 평탄화시킨 후, 상기 제 1 식각 마스크를 제거하여 워드라인들을 형성하는 제 7 단계와; 상기 칸막이를 제거하고, 상기 칸막이 제거로 드러난 빈 공간에 층간절연막으로 채우는 제 8 단계를 포함하여 구성된 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
9 9
제 8 항에 있어서, 상기 제 7 단계와 상기 제 8 단계 사이에는 상기 칸막이를 제거하고 상기 칸막이 제거로 드러난 상기 반도체층에 소스/드레인용 불순물 도핑층을 형성하는 단계를 더 추가한 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
10 10
제 9 항에 있어서, 상기 홈충전물질은 상기 적층매개층 물질과 식각률이 동일하거나 비슷한 물질이고, 상기 제 4 단계의 칸막이 형성 공정은 비등방성 식각을 이용하고, 상기 제 5 단계의 적층매개층 식각은 등방성 식각을 이용하여 상기 홈충전물질로 된 칸막이도 일부 식각되는 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
11 11
제 10 항에 있어서, 상기 제 3 단계의 제 2 식각 마스크 형성은 마스크의 폭이 마스크 사이 간격보다 더 크게 되도록 하거나, 경사 식각(slope etch)을 이용하여 마스크의 하부 폭이 상부 폭보다 더 크게 되도록 하는 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
12 12
제 10 항에 있어서, 상기 제 5 단계와 상기 제 6 단계 사이에는 상기 칸막이 양측으로 드러난 상기 반도체층의 표면을 곡면화시키는 공정이 더 추가된 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
13 13
제 12 항에 있어서, 상기 반도체층 표면 곡면화 공정은 수소 어닐링공정을 이용하거나 산화공정 및 산화막 식각공정을 이용한 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
14 14
제 12 항에 있어서, 상기 적층매개층 및 상기 반도체층의 적층은 에피텍시(epitaxy)법에 의하고, 상기 적층매개층의 물질은 상기 반도체층의 물질과 격자구조가 비슷한 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
15 15
제 14 항에 있어서, 상기 소스/드레인용 불순물 도핑층의 형성은 에피텍시(epitaxy)법 또는 플라즈마 방식에 의한 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
16 16
제 15 항에 있어서, 상기 기판 및 상기 반도체층의 물질은 실리콘(Si)이고, 상기 적층매개층의 물질 및 상기 홈충전물질은 실리콘게르마늄(SiGe)이고, 상기 제 1 식각 마스크 물질 및 상기 전하저장층은 질화물(nitride)인 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
17 17
제 9 항 내지 제 16 항 중 어느 한 항에 있어서, 상기 제 1 단계의 각 "적층매개층-003e#반도체층" 형성시마다 개방된 위치가 다른 도핑 마스크를 형성한 후 드러난 반도체층에 단락용 불순물 도핑층을 형성하는 단계를 추가하고, 상기 제 7 단계의 워드라인들 형성시 적층된 반도체층 갯수 만큼 상기 단락용 불순물 도핑층을 각각 지나는 비트선택라인들도 형성하는 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
18 18
제 17 항에 있어서, 상기 소스/드레인용 불순물 도핑층은 상기 칸막이 제거로 드러난 상기 반도체층 외주면에 형성하고, 상기 단락용 불순물 도핑층은 상기 반도체층 외주면 일측에 형성하여, 상기 반도체층 내측에는 하나의 바디 영역이 존재하도록 한 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
19 19
제 9 항 내지 제 16 항 중 어느 한 항에 있어서, 상기 제 2 단계의 비트라인들을 형성시, 상기 제 1 식각 마스크로 n번째 적층된 "반도체층/적층매개층"에서 반도체층이 드러나도록 식각한 다음, 제 n 도핑 마스크로 제 1 불순물 도핑층 및 제 n-1 도핑 마스크로 이웃한 위치에 제 2 불순물 도핑층을 형성하고, 이어 상기 제 1 식각 마스크로 n-1번째 적층된 "반도체층/적층매개층"에서 반도체층이 드러나도록 식각한 다음, 상기 제 n-1 도핑 마스크와 동일한 위치에 개구가 형성된 마스크로 제 1 불순물 도핑층 및 제 n-2 도핑 마스크로 이웃한 위치에 제 2 불순물 도핑층을 형성하는 방법으로, 각 반도체층의 서로 다른 위치에 단락용 제 1 불순물 도핑층을 형성하고, 상기 제 7 단계의 워드라인들 형성시, 적층된 반도체층 갯수 만큼 상기 단락용 제 1 불순물 도핑층을 각각 지나는 비트선택라인들도 형성하는 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
20 20
제 19 항에 있어서, 상기 소스/드레인용 불순물 도핑층은 상기 칸막이 제거로 드러난 상기 반도체층 외주면에 형성하고, 상기 단락용 제 1 불순물 도핑층은 상기 반도체층 외주면 일측에 형성하여, 상기 반도체층 내측에는 하나의 바디 영역이 존재하도록 한 것을 특징으로 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이의 제조방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08766349 US 미국 FAMILY
2 US20120117316 US 미국 FAMILY
3 WO2011004945 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2012117316 US 미국 DOCDBFAMILY
2 US8766349 US 미국 DOCDBFAMILY
3 WO2011004945 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
국가 R&D 정보가 없습니다.