요약 | 본 발명은 수직채널을 갖는 2개의 셀을 하나의 컨트롤 게이트(워드 라인)로 독립적으로 동작시키기 위하여 컨트롤 게이트 아래에 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그 동작 및 제조방법에 관한 것으로, 종래 수직채널 구조보다 소요 면적을 현저히 줄일 수 있어 고집적화에 유리하고, 프로그램 동작시 공유하는 차단 게이트를 OFF시킴으로써 셀프 부스팅 효과로 반대편 셀에 프로그램되는 것을 막을 수 있고, 리드 동작시 공유하는 워드 라인(컨트롤 게이트)으로 전기적 차폐가 가능하여 반대편 셀의 저장 상태에 따른 영향을 극소화시킬 수 있는 효과 등이 있으며, 통상의 CMOS 공정으로도 제조 가능한 장점이 있다. 수직 채널, 차단 게이트, 낸드 플래시 메모리 |
---|---|
Int. CL | H01L 27/115 (2006.01) H01L 21/8247 (2006.01) |
CPC | H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) H01L 27/11568(2013.01) |
출원번호/일자 | 1020080014125 (2008.02.15) |
출원인 | 재단법인서울대학교산학협력재단 |
등록번호/일자 | 10-0966265-0000 (2010.06.18) |
공개번호/일자 | 10-2009-0088693 (2009.08.20) 문서열기 |
공고번호/일자 | (20100628) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2008.02.15) |
심사청구항수 | 14 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 재단법인서울대학교산학협력재단 | 대한민국 | 서울특별시 관악구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 박병국 | 대한민국 | 서울특별시 서초구 |
2 | 조성재 | 대한민국 | 서울 강남구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 권오준 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 재단법인서울대학교산학협력재단 | 대한민국 | 서울특별시 관악구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2008.02.15 | 수리 (Accepted) | 1-1-2008-0116068-15 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2009.04.10 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2009.05.15 | 수리 (Accepted) | 9-1-2009-0030371-38 |
4 | 의견제출통지서 Notification of reason for refusal |
2009.11.20 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0476849-81 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2010.01.19 | 수리 (Accepted) | 1-1-2010-0034014-18 |
6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2010.01.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0034000-79 |
7 | 등록결정서 Decision to grant |
2010.05.19 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0210748-21 |
8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.08.22 | 수리 (Accepted) | 4-1-2014-5100909-62 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.20 | 수리 (Accepted) | 4-1-2015-5036045-28 |
번호 | 청구항 |
---|---|
1 |
1 실리콘 기판상에 일 방향으로 복수 개의 트렌치들을 형성하도록 소정의 높이를 갖는 복수 개의 실리콘 사각기둥들이 각각 절연막 사각기둥을 사이에 두고 상기 각 트렌치 방향과 수직으로 형성된 복수 개의 비트 라인들과; 상기 각 트렌치 마다 하측에 제1절연막을 사이에 두고 형성된 차단 게이트 라인과; 상기 각 트렌치 마다 상기 차단 게이트 라인 위의 트렌치 각 측벽에 제2절연막을 사이에 두고 형성된 전하 저장층과; 상기 각 트렌치 마다 상기 전하 저장층 및 상기 차단 게이트 라인 상에 제3절연막을 사이에 두고 형성된 워드 라인을 포함하되, 상기 각 실리콘 사각기둥 상부는 특정 불순물로 도핑되어 소스 또는 드레인 기능을 하는 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
2 |
2 제 1 항에 있어서, 상기 각 비트 라인의 일단은 복수 개의 제1선택트랜지스터들 중 어느 하나를 통하여 공통소스라인에, 타단은 복수 개의 제2선택트랜지스터들 중 어느 하나를 통하여 전압공급라인에 각각 연결되고, 상기 각 제1선택트랜지스터의 게이트는 복수 개의 제1선택라인들 중 어느 하나와 전기적으로 연결되고, 상기 각 제2선택트랜지스터의 게이트는 복수 개의 제2선택라인들 중 어느 하나와 전기적으로 연결된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
3 |
3 제 1 항에 있어서, 상기 제2절연막은 상기 차단 게이트 라인과 상기 전하 저장층 사이 및 상기 차단 게이트 라인와 상기 제3절연막 사이에도 형성된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
4 |
4 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 전하 저장층은 전하 트랩 성질을 갖는 절연성 물질로 형성된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
5 |
5 제 4 항에 있어서, 상기 제1절연막 내지 상기 제3절연막은 산화막인 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
6 |
6 제 3 항에 있어서, 상기 전하 저장층은 도전층으로 상기 트렌치 각 측벽을 이루는 실리콘 사각기둥 상에 형성된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
7 |
7 제 2 항에 의한 낸드 플래시 메모리 어레이에 대하여, 상기 공통소스라인, 상기 전압공급라인, 상기 각 제1선택라인, 상기 각 제2선택라인, 상기 각 비트 라인, 상기 각 트렌치 마다 형성된 워드 라인, 상기 각 트렌치 마다 형성된 차단 게이트 라인 및 상기 실리콘 기판 각각에 적정한 바이어스(bias) 전압을 인가함으로써, 상기 비트 라인들 중 어느 하나와 상기 워드 라인들 중 어느 하나가 교차되는 위치에 형성된 2개의 메모리 셀들 중 어느 하나를 먼저 프로그램시키고, 상기 바이어스 전압 조건을 바꾸어 나머지 셀을 프로그램시키는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 동작방법 |
8 |
8 제 7 항에 있어서, 상기 프로그램시키고자 하는 2개의 셀들 중 상기 공통소스라인 쪽에 있는 셀을 프로그램시키기 위하여, 상기 공통소스라인은 접지시키고, 상기 전압공급라인은 공급전압(Vcc)을 인가하고, 상기 각 제1선택라인은 상기 프로그램시키고자 하는 2개의 셀들을 지나는 비트 라인의 일단에 연결된 제1선택트랜지스터만 켜지도록 전압을 인가하고, 상기 워드 라인들 중 상기 2개의 셀들을 지나는 워드 라인은 파울러-노드하임 터널링(Fowler-Nordheim tunneling)이 일어날 수 있도록 프로그램 전압(VPGM)을 인가하고, 나머지 워드 라인들은 각 셀의 채널만 형성될 정도로 상기 프로그램 전압 보나 낮은 전압(VPASS)을 인가하고, 상기 차단 게이트 라인들 중 상기 2개의 셀들 아래에 위치한 차단 게이트 라인은 상기 제1절연막의 아래 실리콘층에 채널이 형성되지 않을 정도로 낮은 전압(VLOW)을 인가하고, 나머지 차단 게이트 라인들은 각 해당 실리콘층에 채널이 형성될 정도로 높은 전압(VHIGH)을 인가하고, 상기 프로그램시키고자 하는 2개의 셀들 중 나머지 셀을 프로그램시키기 위하여, 상기 바이어스 전압 조건을 바꾸어, 상기 공통소스라인은 공급전압(Vcc)을 인가하고, 상기 전압공급라인은 접지시키고, 상기 각 제2선택라인은 상기 프로그램시키고자 하는 2개의 셀들을 지나는 비트 라인의 타단에 연결된 제2선택트랜지스터만 켜지도록 전압을 인가하고, 나머지 상기 워드 라인들 및 상기 차단 게이트 라인들에는 각각 상기 공통소스라인 쪽에 있는 셀에 프로그램할 경우와 동일한 조건으로 바이어스 전압을 인가하는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 동작방법 |
9 |
9 제 8 항에 있어서, 상기 프로그램시키고자 하는 2개의 셀들 중 상기 공통소스라인 쪽에 있는 셀을 프로그램시킬 때, 상기 각 제2선택라인은 상기 각 제2선택트랜지스터가 켜질 수 있도록 공급전압(Vcc)과 같거나 높은 전압을 인가하고, 상기 프로그램시키고자 하는 2개의 셀들 중 나머지 셀을 프로그램시킬 때, 상기 각 제1선택라인은 상기 각 제1선택트랜지스터가 켜질 수 있도록 공급전압(Vcc)과 같거나 높은 전압을 인가하고, 상기 두 경우 모두 상기 실리콘 기판은 플로팅시키는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 동작방법 |
10 |
10 제 2 항에 의한 낸드 플래시 메모리 어레이에 대하여, 상기 공통소스라인, 상기 전압공급라인, 상기 각 제1선택라인, 상기 각 제2선택라인, 상기 각 비트 라인, 상기 각 트렌치 마다 형성된 워드 라인 및 상기 각 트렌치 마다 형성된 차단 게이트 라인 중 정보를 지우고자 하는 특정 셀을 지나는 워드 라인과 상기 특정 셀을 지나는 워드 라인 밑을 지나는 차단 게이트 라인에는 접지를 시키고, 나머지 라인들은 플로팅시키며, 상기 실리콘 기판에는 상기 특정 셀의 전하 저장층으로부터 전자를 빼낼 수 있거나 혹은 상기 특정 셀의 채널영역으로부터 정공을 상기 특정 셀의 전하 저장층에 주입시킬 수 있는 크기의 양의 전압을 인가함으로써, 상기 특정 셀을 지나는 워드 라인에 접속되는 블록의 메모리 셀들을 일괄적으로 한꺼번에 소거하는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 동작방법 |
11 |
11 제 2 항에 의한 낸드 플래시 메모리 어레이에 대하여, 상기 공통소스라인, 상기 전압공급라인, 상기 각 제1선택라인, 상기 각 제2선택라인, 상기 각 비트 라인, 상기 각 트렌치 마다 형성된 워드 라인, 상기 각 트렌치 마다 형성된 차단 게이트 라인 및 상기 실리콘 기판 각각에 적정한 바이어스(bias) 전압을 인가함으로써, 정보를 읽고자 하는 특정 셀을 지나는 비트 라인 양단에 연결된 제1선택트랜지스터 및 제2선택트랜지스터만 각각 켜지도록 하고, 상기 특정 셀을 지나는 워드 라인에 인가된 특정 기준 전압에 대하여 상기 전압공급라인에서 상기 공통소스라인으로 흐르는 제 1 전류를 측정하여 상기 특정 셀의 정보를 읽는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 동작방법 |
12 |
12 제 11 항에 있어서, 상기 특정 셀을 지나는 워드 라인에 인가된 특정 기준 전압에 대하여, 상기 공통소스라인 및 상기 전압공급라인의 바이어스 전압 조건을 바꾸어 상기 공통소스라인에서 상기 전압공급라인으로 흐르는 제 2 전류를 더 측정하고, 상기 제 2 전류의 크기를 상기 제 1 전류의 크기와 대비함으로써 상기 특정 셀의 정보를 읽는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 동작방법 |
13 |
13 준비된 실리콘 기판에 소스 또는 드레인 영역을 형성하기 위한 이온주입공정을 수행하는 제 1 단계와; 상기 기판 상부에 감광막을 도포하고 비트 라인 방향으로 감광막 패터닝을 수행하는 제 2 단계와; 상기 감광막 패턴을 마스크로 하여 상기 기판의 실리콘을 식각하여 실리콘 핀을 형성하는 제 3 단계와; 상기 기판 전면에 절연물질을 증착하고 식각하여 상기 실리콘 핀 사이에만 상기 절연물질을 남기는 제 4 단계와; 상기 기판 상부에 감광막을 도포하고 워드 라인 방향으로 감광막 패터닝을 수행하는 제 5 단계와; 상기 감광막 패턴을 마스크로 하여 노출된 상기 실리콘 핀 및 상기 절연물질을 순차적으로 식각하여 복수 개의 트렌치들을 형성하는 제 6 단계와; 상기 기판 전면 또는 노출된 실리콘 면 상에 제 1 산화막을 형성하는 제 7 단계와; 상기 기판 전면에 금속 또는 실리콘계 물질을 증착하고 상기 각 트렌치의 하측 일부에만 남아 있도록 상기 금속 또는 실리콘계 물질을 식각하여 복수 개의 차단 게이트 라인들을 형성하는 제 8 단계와; 상기 금속 또는 실리콘계 물질 식각으로 노출된 상기 제 1 산화막을 제거하여 상기 각 차단 게이트 라인 양측과 하부에만 상기 제 1 산화막이 남아 있도록 하는 제 9 단계와; 상기 기판 전면, 노출된 실리콘 면 또는 노출된 실리콘계 물질 면 상에 제 2 산화막을 형성하는 제 10 단계와; 상기 기판 전면에 전하 트랩 유전층을 증착하고 비등방성 식각을 함으로써 각 측벽에 전하 저장층을 형성하는 제 11 단계와; 상기 기판 전면에 제 3 산화막을 증착하고, 이어 상기 기판 전면에 금속 또는 실리콘계 물질을 증착하고 상기 각 트렌치에만 남아 있도록 식각함으로써, 복수 개의 워드 라인들을 형성하는 제 12 단계를 포함하여 구성된 것을 특징으로 하는 낸드 플래시 메모리 어레이의 제조방법 |
14 |
14 제 13 항에 있어서, 상기 전하 트랩 유전층은 질화막층이고, 상기 제 8 단계와 제 12 단계의 상기 실리콘계 물질은 폴리 실리콘 또는 비정질 실리콘이며, 상기 제 8 단계와 제 12 단계에 불순물 주입공정이 추가되는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 제조방법 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US07995390 | US | 미국 | FAMILY |
2 | US08394698 | US | 미국 | FAMILY |
3 | US20090207667 | US | 미국 | FAMILY |
4 | US20110256680 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US2009207667 | US | 미국 | DOCDBFAMILY |
2 | US2011256680 | US | 미국 | DOCDBFAMILY |
3 | US7995390 | US | 미국 | DOCDBFAMILY |
4 | US8394698 | US | 미국 | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-0966265-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20080215 출원 번호 : 1020080014125 공고 연월일 : 20100628 공고 번호 : 특허결정(심결)연월일 : 20100519 청구범위의 항수 : 14 유별 : H01L 27/115 발명의 명칭 : 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 재단법인서울대학교산학협력재단 서울특별시 관악구... |
제 1 - 3 년분 | 금 액 | 295,500 원 | 2010년 06월 18일 | 납입 |
제 4 년분 | 금 액 | 348,000 원 | 2013년 06월 05일 | 납입 |
제 5 년분 | 금 액 | 348,000 원 | 2014년 06월 13일 | 납입 |
제 6 년분 | 금 액 | 243,600 원 | 2015년 06월 01일 | 납입 |
제 7 년분 | 금 액 | 632,000 원 | 2016년 02월 04일 | 납입 |
제 8 년분 | 금 액 | 442,400 원 | 2017년 05월 24일 | 납입 |
제 9 년분 | 금 액 | 316,000 원 | 2018년 05월 21일 | 납입 |
제 10 년분 | 금 액 | 505,000 원 | 2019년 05월 20일 | 납입 |
제 11 년분 | 금 액 | 505,000 원 | 2020년 06월 19일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2008.02.15 | 수리 (Accepted) | 1-1-2008-0116068-15 |
2 | 선행기술조사의뢰서 | 2009.04.10 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2009.05.15 | 수리 (Accepted) | 9-1-2009-0030371-38 |
4 | 의견제출통지서 | 2009.11.20 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0476849-81 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2010.01.19 | 수리 (Accepted) | 1-1-2010-0034014-18 |
6 | [명세서등 보정]보정서 | 2010.01.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0034000-79 |
7 | 등록결정서 | 2010.05.19 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0210748-21 |
8 | 출원인정보변경(경정)신고서 | 2014.08.22 | 수리 (Accepted) | 4-1-2014-5100909-62 |
9 | 출원인정보변경(경정)신고서 | 2015.03.20 | 수리 (Accepted) | 4-1-2015-5036045-28 |
기술정보가 없습니다 |
---|
과제고유번호 | 1415079066 |
---|---|
세부과제번호 | B0000058 |
연구과제명 | 마이크로나노반도체연구기반혁신사업 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가원 |
연구주관기관명 | 서울대학교 |
성과제출연도 | 2007 |
연구기간 | 200306~200805 |
기여율 | 1 |
연구개발단계명 | 응용연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1345076468 |
---|---|
세부과제번호 | R11-2007-012-02002-0 |
연구과제명 | 극한공간조건의분자동력학연구 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국과학재단 |
연구주관기관명 | 서울대학교 |
성과제출연도 | 2008 |
연구기간 | 200709~201002 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | 기타 |
과제고유번호 | 1350008577 |
---|---|
세부과제번호 | 2005-01249 |
연구과제명 | 개인건강관리를위한유비쿼터스생체센서네트워크시스템 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국과학재단 |
연구주관기관명 | 한양대학교 |
성과제출연도 | 2006 |
연구기간 | 200504~200703 |
기여율 | 0.5 |
연구개발단계명 | 응용연구 |
6T분류명 | BT(생명공학기술) |
[1020100051836] | 액정 표시 장치, 이의 제조 방법 및 액정 배향 기판의 제조 방법 | 새창보기 |
---|---|---|
[1020090094928] | 기둥형 단결정 채널 및 가상 소스/드레인을 갖는 낸드 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
[1020090062763] | 비대칭 쇼트키 장벽을 이용한 TFET 및 그 제조방법 | 새창보기 |
[1020090049080] | 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법 | 새창보기 |
[1020090004048] | 공동 공진기 및 필터 | 새창보기 |
[1020080138639] | 모스 장벽을 이용한 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
[1020080090354] | 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
[1020080081792] | 수직 게이트를 갖는 4비트 메모리 셀 및 이를 이용한 노아 플래시 메모리 어레이와 그 제조방법 | 새창보기 |
[1020080064642] | 표면증강라만산란 활성 미세자성체 | 새창보기 |
[1020080063980] | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | 새창보기 |
[1020080043908] | 리세스 채널을 가지는 듀얼게이트 단전자 트랜지스터 및 그제조방법 | 새창보기 |
[1020080029443] | 증식형 소자를 이용한 고주파 스위치 회로 | 새창보기 |
[1020080026239] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080015082] | 게이트 리세스 및 게이트 형성방법 | 새창보기 |
[1020080014683] | 실리콘 습식 식각을 이용한 금속-절연체-금속 캐패시터 및그 제조 방법 | 새창보기 |
[1020080014125] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
[1020080010968] | 모바일 기반 논리 회로 | 새창보기 |
[1020080005253] | 수직 양자점을 갖는 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
[1020070078486] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
[1020070065754] | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 | 새창보기 |
[1020070053722] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
[1020070013198] | 폴리전해질 염다리를 갖는 전기천공용 마이크로유동칩 | 새창보기 |
[1020060043363] | 질소 가스의 폭발적 배출을 이용한 미세 유체 흡입 펌프 | 새창보기 |
[1020060010766] | 범위 매칭 셀 및 이를 이용한 캠 | 새창보기 |
[1020060010184] | 저전력 대신호를 위한 구동기 및 이를 탑재한 이더넷송수신기 | 새창보기 |
[1020050076559] | 생체적합한 초탄성 합금 재질의 마이크로 스파이크 및 그제작 방법 | 새창보기 |
[1020050075876] | 가요성 표시 장치 | 새창보기 |
[1020050042884] | 관성력을 검지하는 MEMS 소자의 민감도 및 오프셋을조정하는 장치 및 방법 | 새창보기 |
[1020050011392] | 3차원 구조의 마이크로 스파이크 및 그 제조 방법 | 새창보기 |
[1020040117658] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
[1020040110819] | 메조포러스 산화금속전극 및 이의 용도 | 새창보기 |
[1020040088197] | 액정 소자 및 그 제조 방법 | 새창보기 |
[1020040051436] | 액정 소자 및 그 제조 방법 | 새창보기 |
[1020040036477] | 다중모드 구조의 반투과형 액정표시장치 | 새창보기 |
[KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
---|---|---|
[KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
[KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
[KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
[KST2015137540][서울대학교] | 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법 | 새창보기 |
[KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
[KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
[KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
[KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2016016716][서울대학교] | 저항 변화 메모리 소자(Resistive random access memory) | 새창보기 |
[KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
[KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
[KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
[KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
[KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
[KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
[KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
[KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
[KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
[KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
[KST2015136779][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
[KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
[KST2016016184][서울대학교] | 생흡수성 및 생분해성 물질로 제조되는 비휘발성 저항 기억 소자(Bioresorbable and Biodegradable non-volatile resistive memory device) | 새창보기 |
[KST2015159048][서울대학교] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
[KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
[KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
[KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 SSL 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
[KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
[KST2015160182][서울대학교] | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | 새창보기 |
심판사항 정보가 없습니다 |
---|