맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

전하트랩 플래시 기억소자 및 그 제조방법

  • 기술번호 : KST2015160224
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 전하트랩 플래시 기억소자 및 그 제조방법이 개시된다. 본 발명에 따른 전하트랩 플래시 기억소자는 채널영역에 의해 분리된 소스영역과 드레인영역을 갖는 반도체 기판 상에 터널링 절연막과 칼코제나이드계 화합물 박막으로 이루어진 전하트랩층을 차례로 구비한다. 그리고 전하트랩층 상에 블로킹 절연막과 콘트롤 게이트를 차례로 구비한다. 본 발명에 따른 전하트랩 플래시 기억소자 제조방법에서는 반도체 기판 상에 터널링 절연막을 형성하고 터널링 절연막 상에 전하트랩층으로서 칼코제나이드계 화합물 박막을 형성한다. 그리고 전하트랩층 상에 블로킹 절연막을 형성한 후 블로킹 절연막 상에 콘트롤 게이트를 형성한다. 본 발명에 따르면, 전하트랩층으로 실리콘 질화막보다 트랩의 밀도가 높고, 벌크 내부에 안정된 트랩을 함유하고 있는 칼코제나이드계 화합물을 사용함으로써 데이터 유지 기능 특성을 향상시킬 수 있다. CTF, SONOS, GST, 전하트랩층, 플래시 기억소자
Int. CL H01L 27/115 (2006.01) H01L 21/8247 (2006.01)
CPC H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01)
출원번호/일자 1020070053722 (2007.06.01)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-1029041-0000 (2011.04.06)
공개번호/일자 10-2008-0105738 (2008.12.04) 문서열기
공고번호/일자 (20110415) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.07.02)
심사청구항수 32

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 황철성 대한민국 경기 성남시 분당구
2 최병준 대한민국 서울 관악구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 송경근 대한민국 서울특별시 서초구 서초대로**길 ** (방배동) 기산빌딩 *층(엠앤케이홀딩스주식회사)
2 박보경 대한민국 서울특별시 서초구 서초중앙로 **, *층(서초동, 준영빌딩)(특허법인필앤온지)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.06.01 수리 (Accepted) 1-1-2007-0402918-50
2 보정요구서
Request for Amendment		 2007.06.15 발송처리완료 (Completion of Transmission) 1-5-2007-0080228-94
3 서지사항보정서
Amendment to Bibliographic items		 2007.06.18 수리 (Accepted) 1-1-2007-0437894-51
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
5 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2009.07.02 수리 (Accepted) 1-1-2009-0405653-40
6 의견제출통지서
Notification of reason for refusal		 2010.12.28 발송처리완료 (Completion of Transmission) 9-5-2010-0597574-04
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.01.03 수리 (Accepted) 1-1-2011-0000135-27
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.01.03 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0000141-02
9 등록결정서
Decision to grant		 2011.03.29 발송처리완료 (Completion of Transmission) 9-5-2011-0170564-34
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
채널영역에 의해 분리된 소스영역과 드레인영역을 갖는 반도체 기판; 상기 반도체 기판의 채널영역 상에 형성된 터널링 절연막; 상기 터널링 절연막 상에 형성된 칼코제나이드계 화합물 박막으로 이루어진 전하트랩층; 상기 전하트랩층 상에 형성된 블로킹 절연막; 및 상기 블로킹 절연막 상에 형성된 콘트롤 게이트;를 포함하는 것을 특징으로 하는 전하트랩 플래시 기억소자
2 2
제1항에 있어서, 상기 전하트랩층은 Ge-Te 화합물, Sb-Te 화합물, Ge-Sb-Te 화합물, In-Sb-Te 화합물, Ga-Se-Te 화합물, Sn-Sb-Te 화합물 및 In-Se-Ge 화합물 중에서 선택된 1종 이상 또는 그것에 Bi가 더 첨가된 것으로 이루어진 것을 특징으로 하는 전하트랩 플래시 기억소자
3 3
제1항에 있어서, 상기 블로킹 절연막은 실리콘 산화막(SiO2) 또는 실리콘 산화막보다 유전율이 높은 고유전율 박막인 것을 특징으로 하는 전하트랩 플래시 기억소자
4 4
제3항에 있어서, 상기 고유전율 박막은 Al2O3, HfO2, ZrO2 및 HfAlO 중에서 선택된 1종 이상을 포함하는 박막으로 이루어진 것을 특징으로 하는 전하트랩 플래시 기억소자
5 5
제1항에 있어서, 상기 터널링 절연막 상에 버퍼층이 형성되고 상기 버퍼층 상에 상기 전하트랩층이 형성된 것을 특징으로 하는 전하트랩 플래시 기억소자
6 6
제1항 또는 제5항에 있어서, 상기 터널링 절연막은 실리콘 산화막(SiO2), 실리콘 질화막, 실리콘 산화막 및 실리콘 질화막이 차례로 적층된 구조의 복합층(Si3N4/SiO2/Si3N4), 실리콘 산화막과 하프늄 산화막의 복합층(SiO2/HfO2) 및 조성을 달리하는 실리콘 산화막의 복합층(SiOx/SiO2) 중 어느 하나인 것을 특징으로 하는 전하트랩 플래시 기억소자
7 7
제5항에 있어서, 상기 버퍼층은 HfO2, TiO2, ZrO2, Ta2O5, SrTiO3 및 HfAlO 중에서 선택된 1종 이상을 포함하는 박막으로 이루어진 것을 특징으로 하는 전하트랩 플래시 기억소자
8 8
제1항에 있어서, 상기 콘트롤 게이트는 폴리 실리콘(poly-Si) 박막 및 폴리 실리콘 박막보다 일함수(work function)가 큰 박막 중 어느 하나인 것을 특징으로 하는 전하트랩 플래시 기억소자
9 9
제8항에 있어서, 상기 폴리 실리콘 박막보다 일함수가 큰 박막은 TaN, HfN, ZrN, Pt, Ru 및 Ir 중에서 선택된 1종 이상을 포함하는 박막으로 이루어진 것을 특징으로 하는 전하트랩 플래시 기억소자
10 10
반도체 기판 상에 터널링 절연막을 형성하는 단계; 상기 터널링 절연막 상에 전하트랩층으로서 칼코제나이드계 화합물 박막을 형성하는 단계; 상기 전하트랩층 상에 블로킹 절연막을 형성하는 단계; 및 상기 블로킹 절연막 상에 콘트롤 게이트를 형성하는 단계;를 포함하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
11 11
제10항에 있어서, 상기 전하트랩층은 Ge-Te 화합물, Sb-Te 화합물, Ge-Sb-Te 화합물, In-Sb-Te 화합물, Ga-Se-Te 화합물, Sn-Sb-Te 화합물 및 In-Se-Ge 화합물 중에서 선택된 1종 이상으로 또는 그것에 Bi를 더 첨가하여 형성하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
12 12
제10항에 있어서, 상기 칼코제나이드계 화합물 박막은 원자층증착(ALD) 방법 및 사이클릭 CVD 방법 중 적어도 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
13 13
제11항에 있어서, 상기 Ge-Sb-Te 화합물 박막을 형성하는 단계는, Sb를 증착하는 과정, Te를 증착하는 과정 및 Ge를 증착하는 과정 각각을 적어도 1회 포함하는 수퍼사이클을 적어도 1회 반복하는 것을 포함하고, 상기 Sb를 증착하는 과정은, Sb를 포함하는 소스를 공급하는 단계와, 상기 Sb를 포함하는 소스를 환원시키기 위한 제1반응가스를 공급하는 단계 및 상기 제1반응가스를 퍼지하는 퍼지가스를 공급하는 단계를 포함하는 제1서브사이클을 적어도 1회 반복하는 과정이고, 상기 Te를 증착하는 과정은, Te를 포함하는 소스를 공급하는 단계와, 상기 Te를 포함하는 소스를 환원시키기 위한 제2반응가스를 공급하는 단계 및 상기 제2반응가스를 퍼지하는 퍼지가스를 공급하는 단계를 포함하는 제2서브사이클을 적어도 1회 반복하는 과정이고, 상기 Ge를 증착하는 과정은, Ge를 포함하는 소스를 공급하는 단계와, 상기 Ge를 포함하는 소스를 환원시키기 위한 제3반응가스를 공급하는 단계 및 상기 제3반응가스를 퍼지하는 퍼지가스를 공급하는 단계를 포함하는 제3서브사이클을 적어도 1회 반복하는 과정인 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
14 14
제13항에 있어서, 상기 Sb를 증착하는 과정은, 상기 Sb를 포함하는 소스를 공급하는 단계와 상기 Sb를 포함하는 소스를 환원시키기 위한 제1반응가스를 공급하는 단계 사이에 상기 Sb를 포함하는 소스를 퍼지하기 위한 퍼지가스를 공급하는 단계를 더 포함하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
15 15
제13항에 있어서, 상기 Te를 증착하는 과정은, 상기 Te를 포함하는 소스를 공급하는 단계와 상기 Te를 포함하는 소스를 환원시키기 위한 제2반응가스를 공급하는 단계 사이에 상기 Te를 포함하는 소스를 퍼지하기 위한 퍼지가스를 공급하는 단계를 더 포함하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
16 16
제13항에 있어서, 상기 Ge를 증착하는 과정은, 상기 Ge를 포함하는 소스를 공급하는 단계와 상기 Ge를 포함하는 소스를 환원시키기 위한 제3반응가스를 공급하는 단계 사이에 상기 Ge를 포함하는 소스를 퍼지하기 위한 퍼지가스를 공급하는 단계를 더 포함하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
17 17
제13항에 있어서, 상기 수퍼사이클은 상기 Sb를 증착하는 과정, 상기 Te를 증착하는 과정, 상기 Ge를 증착하는 과정 및 상기 Te를 증착하는 과정이 순차적으로 이루어지는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
18 18
제13항에 있어서, 상기 수퍼사이클은 상기 Sb를 증착하는 과정, 상기 Ge를 증착하는 과정, 상기 Te를 증착하는 과정 및 상기 Ge를 증착하는 과정이 순차적으로 이루어지는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
19 19
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 Ge를 포함하는 소스는 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4 및 Ge[N(Si(CH3)3)2]4로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 전하 플래시 기억소자 제조방법
20 20
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 Te를 포함하는 소스는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2 및 Te[N(Si(CH3)3)2]2로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 전하 플래시 기억소자 제조방법
21 21
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 Sb를 포함하는 소스는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3, Sb(N(i-C3H7)2)3 및 Sb[N(Si(CH3)3)2]3로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 전하 플래시 기억소자 제조방법
22 22
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 제1반응가스, 상기 제2반응가스 및 상기 제3반응가스는 H2 및 NH3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 전하 플래시 기억소자 제조방법
23 23
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 Ge-Sb-Te 화합물 박막을 형성하는 단계는, 상기 Ge를 포함하는 소스, 상기 Sb를 포함하는 소스, 상기 Te를 포함하는 소스, 상기 제1반응가스, 상기 제2반응가스 및 상기 제3반응가스 중 적어도 어느 하나를 플라즈마로 활성화시킨 것을 이용하는 것을 특징으로 하는 전하 플래시 기억소자 제조방법
24 24
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 Ge-Sb-Te 화합물 박막을 형성하는 단계는, 100 내지 400℃의 공정 온도에서 수행하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
25 25
제13항 내지 제18항 중 어느 한 항에 있어서, 상기 Ge-Sb-Te 화합물 박막을 형성하는 단계는, 0
26 26
제10항 내지 제18항 중 어느 한 항에 있어서, 상기 터널링 절연막은 실리콘 산화막(SiO2), 실리콘 질화막, 실리콘 산화막 및 실리콘 질화막이 차례로 적층된 구조의 복합층(Si3N4/SiO2/Si3N4), 실리콘 산화막과 하프늄 산화막의 복합층(SiO2/HfO2) 및 조성을 달리하는 실리콘 산화막의 복합층(SiOx/SiO2) 중 어느 하나로 형성하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
27 27
제26항에 있어서, 상기 실리콘 질화막, 실리콘 산화막 및 실리콘 질화막이 차례로 적층된 구조의 복합층을 형성함에 있어서, 상기 실리콘 질화막은 원자층증착 방법에 의하여 형성하고, 상기 실리콘 산화막은 원자층증착 방법 또는 열적 산화방법에 의하여 형성하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
28 28
제10항 내지 제18항 중 어느 한 항에 있어서, 상기 블로킹 절연막을 형성하는 단계는 400℃ 이하의 공정 온도에서 수행하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
29 29
제28항에 있어서, 상기 블로킹 절연막은 원자층증착 방법으로 형성하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
30 30
제28항에 있어서, 상기 블로킹 절연막은 Al2O3, HfO2, ZrO2 및 HfAlO 중에서 선택된 1종 이상으로 형성하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
31 31
제10항 내지 제18항 중 어느 한 항에 있어서, 상기 터널링 절연막을 형성하는 단계와 상기 전하트랩층을 형성하는 단계 사이에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
32 32
제31항에 있어서, 상기 버퍼층은 원자층증착 방법으로 형성하는 것을 특징으로 하는 전하트랩 플래시 기억소자 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.