맞춤기술찾기

이전대상기술

전하 재분배 문제를 줄일 수 있는 구조를 가지는 도미노회로

  • 기술번호 : KST2015134146
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 전하 재분배 문제를 줄일 수 있는 구조를 가지는 도미노 회로가 개시된다. 본 발명의 실시예에 따른 도미노 회로는 제어부, 제 1 입력 제어부, 제 2 입력 제어부 및 출력부를 구비한다. 제어부는 클럭 신호에 응답하여 제 1 노드를 제 1 전압 레벨로 프리차지 시키거나 또는 입력 신호들이 상기 제 1 노드를 통하여 외부로 출력되도록 제어한다. 제 1 입력 제어부는 상기 입력 신호들이 동일한 레벨이면 상기 입력 신호들이 상기 제 1 노드를 통하여 외부로 출력되도록 제어한다. 제 2 입력 제어부는 상기 제 1 노드에 연결되며, 상기 입력 신호들이 서로 다른 레벨이면 상기 제 1 노드에서 상기 제 1 입력 제어부로 전달되는 전하의 양을 줄인다. 상기 제 1 입력 제어부 및 제 2 입력 제어부는 내부에 직렬 연결되는 트랜지스터들을 각각 구비하고, 상기 제 2 입력 제어부의 트랜지스터들은 상기 제 1 입력 제어부의 트랜지스터들과 병렬로 연결된다. 상기 입력 신호들의 레벨이 서로 다른 경우, 상기 제 1 노드에 연결된 상기 제 1 및 제 2 입력 제어부의 트랜지스터들 중 하나의 트랜지스터만이 턴 온 된다. 본 발명에 따른 도미노 회로는 입력 신호의 레벨에 따른 제 1 노드에서의 누설 전하량을 줄일 수 있는 장점이 있다. 또한 키퍼 트랜지스터의 크기도 작게 설계할 수 있으므로 동작 성능 또한 개선될 수 있는 장점이 있다.
Int. CL H03K 19/00 (2006.01)
CPC H03K 19/0963(2013.01) H03K 19/0963(2013.01) H03K 19/0963(2013.01)
출원번호/일자 1020040043450 (2004.06.14)
출원인 고려대학교 산학협력단
등록번호/일자 10-0554660-0000 (2006.02.16)
공개번호/일자 10-2005-0118352 (2005.12.19) 문서열기
공고번호/일자 (20060222) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.06.14)
심사청구항수 19

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤석수 대한민국 경상남도 창원시
2 김진한 대한민국 경기도 수원시 장안구
3 윤석령 대한민국 서울특별시 강동구
4 김철우 대한민국 서울특별시 노원구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)
2 이해영 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)(리앤목특허법인)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2004.06.14 수리 (Accepted) 1-1-2004-0254825-15
2 보정통지서
Request for Amendment
2004.06.23 발송처리완료 (Completion of Transmission) 1-5-2004-0041899-36
3 공지예외적용주장대상(신규성,출원시의특례)증명서류제출서
Submission of Document Verifying Exclusion from Being Publically Known (Novelty, Special Provisions for Application)
2004.07.13 수리 (Accepted) 1-1-2004-5104130-13
4 서지사항보정서
Amendment to Bibliographic items
2004.07.13 수리 (Accepted) 1-1-2004-5104125-84
5 서지사항보정서
Amendment to Bibliographic items
2004.07.13 수리 (Accepted) 1-1-2004-5104129-66
6 선행기술조사의뢰서
Request for Prior Art Search
2005.10.14 수리 (Accepted) 9-1-9999-9999999-89
7 선행기술조사보고서
Report of Prior Art Search
2005.11.18 수리 (Accepted) 9-1-2005-0075583-50
8 등록결정서
Decision to grant
2006.01.31 발송처리완료 (Completion of Transmission) 9-5-2006-0060685-96
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2007.03.22 수리 (Accepted) 4-1-2007-5043540-16
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.05 수리 (Accepted) 4-1-2008-5034712-96
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
클럭 신호에 응답하여 제 1 노드를 제 1 전압 레벨로 프리차지 시키거나 또는 입력 신호들이 상기 제 1 노드를 통하여 외부로 출력되도록 제어하는 제어부 ; 상기 입력 신호들이 동일한 레벨이면 상기 입력 신호들이 상기 제 1 노드를 통하여 외부로 출력되도록 제어하는 제 1 입력 제어부 ; 상기 제 1 노드에 연결되며, 상기 입력 신호들이 서로 다른 레벨이면 상기 제 1 노드에서 상기 제 1 입력 제어부로 전달되는 전하의 양을 줄이는 제 2 입력 제어부 ; 및 상기 제 1 노드의 전압 레벨을 반전시켜 출력하며 상기 제 1 노드의 전압 레벨을 상기 제 1 전압 레벨로 유지시키는 출력부를 구비하는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
2 2
제 1항에 있어서, 상기 제 1 입력 제어부 및 제 2 입력 제어부는, 내부에 직렬 연결되는 트랜지스터들을 각각 구비하고, 상기 제 2 입력 제어부의 트랜지스터들은, 상기 제 1 입력 제어부의 트랜지스터들과 병렬로 연결되는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
3 3
제 2항에 있어서, 상기 입력 신호들의 레벨이 서로 다른 경우, 상기 제 1 노드에 연결된 상기 제 1 및 제 2 입력 제어부의 트랜지스터들 중 하나의 트랜지스터만이 턴 온 되는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
4 4
제 2항에 있어서, 상기 제 1 입력 제어부의 트랜지스터들의 사이즈(width)의 합과 상기 제 2 입력 제어부의 트랜지스터들의 사이즈(width)의 합은 동일한 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
5 5
제 1항에 있어서, 상기 제어부는, 전원 전압에 제 1 단이 연결되고 게이트로 상기 클럭 신호를 수신하며 제 2 단이 상기 제 1 노드에 연결되는 제 1 트랜지스터 ; 및 상기 제 1 입력 제어부에 제 1 단이 연결되고 게이트로 상기 클럭 신호를 수신하며 제 2 단이 접지 전압에 연결되는 제 2 트랜지스터를 구비하고, 상기 제 1 전압 레벨은 전원 전압 레벨인 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
6 6
제 5항에 있어서, 상기 제 2 트랜지스터는, 상기 제 1 트래지스터가 턴 온 되면 턴 오프 되고 상기 제 1 트랜지스터가 턴 오프 되면 턴 온 되는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
7 7
제 5항에 있어서, 상기 제 1 입력 제어부는, 게이트로 제 1 입력 신호를 수신하며, 상기 제 1 노드에 제 1 단이 연결되는 제 1 입력 트랜지스터 ; 및 게이트로 제 2 입력 신호를 수신하며, 상기 제 1 입력 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 2 트랜지스터의 제 1 단에 제 2 단이 연결되는 제 2 입력 트랜지스터를 구비하는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
8 8
제 7항에 있어서, 상기 제 2 입력 제어부는, 게이트로 상기 제 2 입력 신호를 수신하며, 상기 제 1 노드에 제 1 단이 연결되는 제 3 입력 트랜지스터 ; 및 게이트로 상기 제 1 입력 신호를 수신하며, 상기 제 3 입력 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 2 트랜지스터의 제 1 단에 제 2 단이 연결되는 제 4 입력 트랜지스터를 구비하는 는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
9 9
제 1항에 있어서, 상기 출력부는, 상기 제 1 노드의 전압 레벨을 반전시켜 출력 신호로서 출력하는 인버터 ; 및 전원 전압에 제 1 단이 연결되고 상기 인버터의 출력이 게이트로 인가되며 제 2 단이 상기 제 1 노드에 연결되는 키퍼(keeper) 트랜지스터를 구비하는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
10 10
클럭 신호에 응답하여 제 1 노드를 제 1 전압 레벨로 프리차지 시키거나 또는 입력 신호들이 상기 제 1 노드를 통하여 외부로 출력되도록 제어하는 제어부 ; 상기 입력 신호들이 동일한 레벨이면 상기 입력 신호들이 상기 제 1 노드를 통하여 외부로 출력되도록 제어하는 제 1 입력 제어부 ; 상기 제 1 노드에 연결되며, 상기 입력 신호들이 서로 다른 레벨이면 상기 제 1 노드에서 상기 제 1 입력 제어부로 전달되는 전하의 양을 줄이는 제 2 입력 제어부 ; 및 상기 제 1 노드에 연결되며, 상기 입력 신호들이 서로 다른 레벨이면 상기 제 1 노드에서 상기 제 1 입력 제어부로 전달되는 전하의 양을 줄이는 제 3 입력 제어부 ; 및 상기 제 1 노드의 전압 레벨을 반전시켜 출력하며 상기 제 1 노드의 전압 레벨을 상기 제 1 전압 레벨로 유지시키는 출력부를 구비하는 것을 특징으로 하는 전하 재분배 문제 줄이는 도미노 회로
11 11
제 10항에 있어서, 상기 제 1 내지 제 3 입력 제어부는, 내부에 직렬 연결되는 트랜지스터들을 각각 구비하고, 상기 제 2 입력 제어부의 트랜지스터들은, 상기 제 1 입력 제어부의 트랜지스터들과 병렬로 연결되고, 상기 제 3 입력 제어부의 트랜지스터들은 상기 제 2 입력 제어부의 트랜지스터들과 병렬로 연결되는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
12 12
제 11항에 있어서, 상기 입력 신호들의 레벨이 서로 다른 경우, 상기 제 1 노드에 연결된 상기 제 1 내지 제 3 입력 제어부의 트랜지스터들 중 하나의 트랜지스터만이 턴 온 되는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
13 13
제 11항에 있어서, 상기 제 1 입력 제어부의 트랜지스터들의 사이즈(width)의 합과 상기 제 2 입력 제어부의 트랜지스터들의 사이즈(width)의 합 및 상기 제 3 입력 제어부의 트랜지스터들의 사이즈(width)의 합은 서로 동일한 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
14 14
제 10항에 있어서, 상기 제어부는, 전원 전압에 제 1 단이 연결되고 게이트로 상기 클럭 신호를 수신하며 제 2 단이 상기 제 1 노드에 연결되는 제 1 트랜지스터 ; 및 상기 제 1 입력 제어부에 제 1 단이 연결되고 게이트로 상기 클럭 신호를 수신하며 제 2 단이 접지 전압에 연결되는 제 2 트랜지스터를 구비하고, 상기 제 1 전압 레벨은 전원 전압 레벨인 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
15 15
제 14항에 있어서, 상기 제 2 트랜지스터는, 상기 제 1 트래지스터가 턴 온 되면 턴 오프 되고 상기 제 1 트랜지스터가 턴 오프 되면 턴 온 되는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
16 16
제 14항에 있어서, 상기 제 1 입력 제어부는, 게이트로 제 1 입력 신호를 수신하며, 상기 제 1 노드에 제 1 단이 연결되는 제 1 입력 트랜지스터 ; 게이트로 제 2 입력 신호를 수신하며, 상기 제 1 입력 트랜지스터의 제 2 단에 제 1 단이 연결되는 제 2 입력 트랜지스터 ; 및 게이트로 제 3 입력 신호를 수신하며, 상기 제 2 입력 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 2 트랜지스터의 제 1 단에 제 2 단이 연결되는 제 3 입력 트랜지스터를 구비하는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
17 17
제 16항에 있어서, 상기 제 2 입력 제어부는, 게이트로 상기 제 3 입력 신호를 수신하며, 상기 제 1 노드에 제 1 단이 연결되는 제 4 입력 트랜지스터 ; 게이트로 상기 제 1 입력 신호를 수신하며, 상기 제 4 입력 트랜지스터의 제 2 단에 제 1 단이 연결되는 제 5 입력 트랜지스터 ; 및 게이트로 상기 제 2 입력 신호를 수신하며, 상기 제 5 입력 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 2 트랜지스터의 제 1 단에 제 2 단이 연결되는 제 6 입력 트랜지스터를 구비하는 는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
18 18
제 17항에 있어서, 상기 제 3 입력 제어부는, 게이트로 상기 제 2 입력 신호를 수신하며, 상기 제 1 노드에 제 1 단이 연결되는 제 7 입력 트랜지스터 ; 게이트로 상기 제 3 입력 신호를 수신하며, 상기 제 7 입력 트랜지스터의 제 2 단에 제 1 단이 연결되는 제 8 입력 트랜지스터 ; 및 게이트로 상기 제 1 입력 신호를 수신하며, 상기 제 8 입력 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 2 트랜지스터의 제 1 단에 제 2 단이 연결되는 제 9 입력 트랜지스터를 구비하는 는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
19 19
제 10항에 있어서, 상기 출력부는, 상기 제 1 노드의 전압 레벨을 반전시켜 출력 신호로서 출력하는 인버터 ; 및 전원 전압에 제 1 단이 연결되고 상기 인버터의 출력이 게이트로 인가되며 제 2 단이 상기 제 1 노드에 연결되는 키퍼(keeper) 트랜지스터를 구비하는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
20 19
제 10항에 있어서, 상기 출력부는, 상기 제 1 노드의 전압 레벨을 반전시켜 출력 신호로서 출력하는 인버터 ; 및 전원 전압에 제 1 단이 연결되고 상기 인버터의 출력이 게이트로 인가되며 제 2 단이 상기 제 1 노드에 연결되는 키퍼(keeper) 트랜지스터를 구비하는 것을 특징으로 하는 전하 재분배 문제를 줄이는 도미노 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.