맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

전원 핀을 포함하는 3차원 집적 회로 및 3차원 집적 회로의 전원 핀 배치 방법

  • 기술번호 : KST2015114277
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 3차원 집적 회로는 복수의 제1 전원 핀들 및 복수의 제2 전원 핀들을 포함한다. 제1 전원 핀들은 적어도 하나의 회로 기판 상에서 제1 방향으로 제1 간격마다 배치되고, 서로 같은 극성을 갖는다. 제2 전원 핀들은 적어도 하나의 회로 기판 상에서 제1 전원 핀들로부터 제1 방향과 직교하는 제2 방향으로 제1 거리만큼 이격되어 제1 방향으로 제2 간격마다 배치되며, 제1 전원 핀들과 반대의 극성을 갖는다. 따라서, 같은 극성을 갖는 전원 핀들이 일렬로 배열되므로 전원 핀들의 인덕턴스가 감소하여 3차원 집적 회로에서 발생하는 전원 노이즈가 저감된다.
Int. CL H01L 23/045 (2006.01) H01L 23/48 (2006.01) H01L 23/055 (2006.01)
CPC
출원번호/일자 1020100131486 (2010.12.21)
출원인 한국과학기술원
등록번호/일자 10-1232645-0000 (2013.02.06)
공개번호/일자 10-2012-0070077 (2012.06.29) 문서열기
공고번호/일자 (20130213) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.12.21)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김정호 대한민국 대전광역시 유성구
2 박준서 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.12.21 수리 (Accepted) 1-1-2010-0843826-17
2 선행기술조사의뢰서
Request for Prior Art Search		 2012.02.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2012.03.23 수리 (Accepted) 9-1-2012-0023866-55
4 의견제출통지서
Notification of reason for refusal		 2012.05.18 발송처리완료 (Completion of Transmission) 9-5-2012-0288839-18
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2012.07.02 수리 (Accepted) 1-1-2012-0526684-08
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2012.07.02 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0526682-17
7 등록결정서
Decision to grant		 2012.11.06 발송처리완료 (Completion of Transmission) 9-5-2012-0668685-86
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
적어도 하나의 회로 기판 상에서 제1 방향으로 제1 간격마다 배치되고 서로 같은 극성을 갖는 복수의 제1 전원 핀들; 및상기 적어도 하나의 회로 기판 상에서 상기 제1 전원 핀들로부터 상기 제1 방향과 직교하는 제2 방향으로 제1 거리만큼 이격되어 상기 제1 방향으로 제2 간격마다 배치되며, 상기 복수의 제1 전원 핀들의 극성과 반대의 극성을 갖는 복수의 제2 전원 핀들을 포함하고,상기 제1 간격 및 제2 간격은 서로 동일한 3차원 집적 회로
2 2
삭제
3 3
제1 항에 있어서, 상기 제1 거리는 상기 제1 간격과 동일한 것을 특징으로 하는 3차원 집적 회로
4 4
제1 항에 있어서, 상기 제1 및 제2 전원 핀들은 관통 실리콘 비아(through silicon via; TSV), 플립-칩 본딩(flip-chip bonding), 볼(ball) 및 범프(bump) 중 어느 하나인 것을 특징으로 하는 3차원 집적 회로
5 5
적어도 하나의 회로 기판 상에서 제1 방향으로 제1 간격마다 배치되고 서로 같은 극성을 갖는 복수의 제1 전원 핀들; 및상기 적어도 하나의 회로 기판 상에서 상기 제1 전원 핀들로부터 상기 제1 방향과 직교하는 제2 방향으로 제1 거리만큼 이격되고 상기 제1 방향으로 제2 거리만큼 이격되어 상기 제1 방향으로 제2 간격마다 배치되며, 상기 복수의 제1 전원 핀들의 극성과 반대의 극성을 갖는 복수의 제2 전원 핀들을 포함하고,상기 제1 간격 및 제2 간격은 서로 동일한 3차원 집적 회로
6 6
삭제
7 7
제5 항에 있어서, 상기 제2 거리는 상기 제1 간격의 절반인 것을 특징으로 하는 3차원 집적 회로
8 8
적어도 하나의 회로 기판 상에서 복수의 제1 전원 핀들을 제1 방향으로 제1 간격마다 배치하는 단계;상기 복수의 제1 전원 핀들을 전원 단자에 연결하는 단계;상기 적어도 하나의 회로 기판 상에서 복수의 제2 전원 핀들을 상기 제1 전원 핀들로부터 상기 제1 방향과 직교하는 제2 방향으로 제1 거리만큼 이격하여 제1 방향으로 제2 간격마다 배치하는 단계; 및상기 복수의 제2 전원 핀들을 접지 단자에 연결하는 단계를 포함하고,상기 제1 간격 및 제2 간격은 서로 동일한 3차원 집적 회로의 전원 핀 배치 방법
9 9
삭제
10 10
제8 항에 있어서, 상기 제1 거리는 상기 제1 간격과 동일한 것을 특징으로 하는 3차원 집적 회로의 전원 핀 배치 방법
11 11
제8 항에 있어서, 상기 제1 및 제2 전원 핀들은 관통 실리콘 비아(through silicon via; TSV), 플립-칩 본딩(flip-chip bonding), 볼(ball) 및 범프(bump) 중 어느 하나인 것을 특징으로 하는 3차원 집적 회로의 전원 핀 배치 방법
12 12
적어도 하나의 회로 기판 상에서 복수의 제1 전원 핀들을 제1 방향으로 제1 간격마다 배치하는 단계;상기 복수의 제1 전원 핀들을 전원 단자에 연결하는 단계;상기 적어도 하나의 회로 기판 상에서 복수의 제2 전원 핀들을 상기 제1 전원 핀들로부터 상기 제1 방향과 직교하는 제2 방향으로 제1 거리만큼 이격하고, 상기 제1 방향으로 제2 거리만큼 이격하여 상기 제1 방향으로 제2 간격마다 배치하는 단계; 및상기 복수의 제2 전원 핀들을 접지 단자에 연결하는 단계를 포함하고,상기 제1 간격, 제2 간격 및 제1 거리는 서로 동일한 3차원 집적 회로의 전원 핀 배치 방법
13 13
삭제
14 14
제12 항에 있어서, 상기 제2 거리는 상기 제1 간격의 절반인 것을 특징으로 하는 3차원 집적 회로의 전원 핀 배치 방법
15 15
제12 항에 있어서, 상기 제1 및 제2 전원 핀들은 관통 실리콘 비아(through silicon via; TSV), 플립-칩 본딩(flip-chip bonding), 볼(ball) 및 범프(bump) 중 어느 하나인 것을 특징으로 하는 3차원 집적 회로의 전원 핀 배치 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 한국과학기술원 산업원천기술개발사업 웨이퍼레벨 3차원 IC 설계 및 집적기술