맞춤기술찾기

이전대상기술

관통실리콘비아를 갖는 반도체칩에서 크로스토크 차폐를 위한 쉴딩구조

  • 기술번호 : KST2015118902
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 관통실리콘비아간의 크로스토크를 차폐하고 기판노이즈를 최소화할 수 있는 반도체칩을 제공하기 위한 것으로, 본 발명의 반도체칩은 실리콘기판; 상기 실리콘기판을 관통하는 복수의 관통실리콘비아; 및 적어도 어느 하나의 상기 관통실리콘비아의 주변을 에워싸는 크로스토크쉴딩부를 포함하고, 상술한 본 발명은 관통실리콘비아의 주변을 에워싸는 크로스토크쉴딩부를 구비함으로써 관통실리콘비아간의 크로스토크를 방지할 수 있는 효과가 있으며, 또한, 본 발명은 캐패시터를 이용하여 관통실리콘비아의 주변을 에워쌈으로써 관통실리콘비아간의 크로스토크 및 기판노이즈를 방지할 수 있는 효과가 있다. 반도체패키지, 관통실리콘비아, 크로스토크, 노이즈, 인터비아
Int. CL H01L 23/48 (2006.01) H01L 21/60 (2006.01)
CPC
출원번호/일자 1020090048140 (2009.06.01)
출원인 에스케이하이닉스 주식회사, 한국과학기술원
등록번호/일자 10-1062848-0000 (2011.08.31)
공개번호/일자 10-2010-0129536 (2010.12.09) 문서열기
공고번호/일자 (20110907) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.06.01)
심사청구항수 18

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이준호 대한민국 경기도 수원시 팔달구
2 이형동 대한민국 서울특별시 강남구
3 김현석 대한민국 경기도 이천시
4 김정호 대한민국 대전광역시 유성구
5 김가원 대한민국 경상북도 포항시 남구
6 조종현 대한민국 서울특별시 노원구
7 이상록 대한민국 대전광역시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.06.01 수리 (Accepted) 1-1-2009-0330029-33
2 의견제출통지서
Notification of reason for refusal
2010.12.27 발송처리완료 (Completion of Transmission) 9-5-2010-0597187-37
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.02.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0122616-15
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.02.21 수리 (Accepted) 1-1-2011-0122618-06
5 등록결정서
Decision to grant
2011.08.08 발송처리완료 (Completion of Transmission) 9-5-2011-0443532-10
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.04.06 수리 (Accepted) 4-1-2012-5073964-60
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.12.24 수리 (Accepted) 4-1-2012-5270171-92
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.04.27 수리 (Accepted) 4-1-2015-5055330-26
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘기판; 상기 실리콘기판을 관통하는 복수의 관통실리콘비아; 및 적어도 어느 하나의 상기 관통실리콘비아의 주변을 에워싸는 크로스토크쉴딩부 를 포함하는 반도체칩
2 2
제1항에 있어서, 상기 실리콘기판의 어느 한쪽 면 상부에 형성된 절연막을 더 포함하고, 상기 크로스토크쉴딩부는 상기 절연막 내부에 구비되면서 상기 실리콘기판에 접속되어 접지되는 반도체칩
3 3
제1항에 있어서, 상기 크로스토크쉴딩부는, 상기 관통실리콘비아의 주변을 에워싸는 링; 및 상기 링을 관통하여 상기 실리콘기판에 접속되어 접지되는 복수의 비아 를 포함하는 반도체칩
4 4
제1항에 있어서, 상기 크로스토크쉴딩부는 전도막으로 형성된 반도체칩
5 5
제1항에 있어서, 상기 복수의 관통실리콘비아는, 신호관통실리콘비아를 포함하는 반도체칩
6 6
제1항에 있어서, 상기 복수의 관통실리콘비아는 신호관통실리콘비아(Signal TSV)와 접지관통실리콘비아(GND TSV)를 포함하며, 상기 크로스토크쉴딩부는 상기 신호관통실리콘비아의 주변을 에워싸는 형태인 반도체칩
7 7
제6항에 있어서, 상기 접지관통실리콘비아는 접지되고, 상기 크로스토크쉴딩부는 상기 접지관통실리콘비아에 연결되는 반도체칩
8 8
실리콘기판; 상기 실리콘기판을 관통하는 복수의 관통실리콘비아; 상기 실리콘기판 상에 형성된 절연막; 상기 절연막 내에 형성되며 적어도 어느 하나의 상기 관통실리콘비아의 주변을 에워싸는 크로스토크쉴딩부; 및 상기 관통실리콘비아의 주변을 에워싸도록 상기 실리콘기판 내에 형성된 가드링 을 포함하는 반도체칩
9 9
제8항에 있어서, 상기 크로스토크쉴딩부는 상기 실리콘기판에 접속되어 접지되는 반도체칩
10 10
제8항에 있어서, 상기 크로스토크쉴딩부는, 상기 관통실리콘비아의 주변을 에워싸는 링; 및 상기 링을 관통하여 상기 실리콘기판에 접속되어 접지되는 복수의 비아 를 포함하는 반도체칩
11 11
제8항에 있어서, 상기 크로스토크쉴딩부는 전도막으로 형성된 반도체칩
12 12
제8항에 있어서, 상기 복수의 관통실리콘비아는 신호관통실리콘비아(Signal TSV)와 접지관통실리콘비아(GND TSV)를 포함하며, 상기 크로스토크쉴딩부는 상기 신호관통실리콘비아의 주변을 에워싸는 형태인 반도체칩
13 13
제12항에 있어서, 상기 접지관통실리콘비아는 접지되고, 상기 크로스토크쉴딩부는 상기 접지관통실리콘비아에 연결되는 반도체칩
14 14
제8항에 있어서, 상기 가드링은 상기 실리콘기판내에 구비된 트렌치 내부에 매립되는 절연막을 포함하는 반도체칩
15 15
실리콘기판과 상기 실리콘기판을 관통하는 복수의 관통실리콘비아를 구비한 반도체칩; 및 적어도 어느 하나의 상기 관통실리콘비아의 주변을 에워싸도록 상기 실리콘기판에 형성된 캐패시터 를 포함하는 반도체패키지
16 16
제15항에 있어서, 상기 캐패시터는 접지된 반도체패키지
17 17
제15항에 있어서, 상기 캐패시터는 트렌치캐피시터(Trench capacitor)를 포함하는 반도체패키지
18 18
제15항에 있어서, 상기 캐패시터는 스택캐피시터(Stack capacitor)를 포함하는 반도체패키지
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.