맞춤기술찾기

이전대상기술

스트럭처드 주문형 반도체의 레이어 리소그래피 방법, 설계방법 및 선택적으로 패터닝된 마스크 셋과 마스킹 마스크

  • 기술번호 : KST2015113306
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 칩의 성능 향상을 위하여 선택적으로 패터닝된 마스크 셋과 마스킹 마스크를 이용한 스트럭처드 ASIC의 레이어 리소그래피 방법이 개시된다. 스트럭처드 ASIC의 레이어를 웨이퍼에 리소그래피 하는데 사용하는 서로 다른 M(M은 2 이상의 자연수) 개의 마스크 셋을 제작한다. 미리 디자인된 스트럭처드 ASIC에 따라 마스크 셋들의 일부분을 웨이퍼에 리소그래피 하는데 사용하는 서로 다른 N(N은 M보다 작거나 같은 2 이상의 자연수) 개의 마스킹 마스크를 제작한다. N 개의 마스킹 마스크 중 제1 내지 제N 마스킹 마스크와 제1 내지 제N 마스킹 마스크에 대응하는, M 개의 마스크 셋에서 제1 내지 제N 마스크 셋을 제1 내지 제N 마스크 쌍으로 하고, 제1 마스크 쌍을 사용하여 제1 마스크 셋의 일부분을 웨이퍼에 선택적으로 리소그래피 한다. 제2 내지 제N 마스크 쌍을 사용하여 제2 내지 제N 마스크 셋의 일부분을 웨이퍼에 선택적으로 리소그래피 한다.
Int. CL H01L 21/027 (2006.01)
CPC G03F 7/70433(2013.01) G03F 7/70433(2013.01) G03F 7/70433(2013.01) G03F 7/70433(2013.01) G03F 7/70433(2013.01)
출원번호/일자 1020090009430 (2009.02.05)
출원인 한국과학기술원
등록번호/일자 10-1020745-0000 (2011.03.02)
공개번호/일자 10-2010-0090127 (2010.08.13) 문서열기
공고번호/일자 (20110309) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.02.05)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신영수 대한민국 대전광역시 유성구
2 서문준 대한민국 서울특별시 영등포구
3 백승훈 대한민국 충청남도 논산시
4 김재현 대한민국 서울특별시 강서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.02.05 수리 (Accepted) 1-1-2009-0073009-13
2 의견제출통지서
Notification of reason for refusal
2010.10.25 발송처리완료 (Completion of Transmission) 9-5-2010-0476382-85
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2010.11.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0735972-19
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.11.11 수리 (Accepted) 1-1-2010-0735980-85
5 의견제출통지서
Notification of reason for refusal
2010.12.27 발송처리완료 (Completion of Transmission) 9-5-2010-0596284-90
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.02.14 수리 (Accepted) 1-1-2011-0103588-23
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.02.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0103565-84
8 등록결정서
Decision to grant
2011.02.23 발송처리완료 (Completion of Transmission) 9-5-2011-0105319-52
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
스트럭처드(structured) 주문형 집적 회로(application specific integrated circuit: ASIC)의 레이어(layer)를 웨이퍼에 리소그래피(lithography)하는데 사용하는 서로 다른 M(M은 2 이상의 자연수) 개의 마스크 셋(mask set)을 제작하는 단계; 미리 디자인된 상기 스트럭처드 ASIC에 따라 상기 마스크 셋들의 일부분을 상기 웨이퍼에 리소그래피 하는데 사용하는 서로 다른 N(N은 M보다 작거나 같은 2 이상의 자연수) 개의 마스킹 마스크(masking mask)를 제작하는 단계; 상기 N 개의 마스킹 마스크 중 제1 내지 제N 마스킹 마스크와 상기 제1 내지 제N 마스킹 마스크에 대응하는, 상기 M 개의 마스크 셋에서 제1 내지 제N 마스크 셋을 제1 내지 제N 마스크 쌍으로 하고, 상기 제1 마스크 쌍을 사용하여 상기 제1 마스크 셋의 일부분을 상기 웨이퍼에 선택적으로 리소그래피 하는 단계; 및 상기 제2 내지 제N 마스크 쌍을 사용하여 상기 제2 내지 제N 마스크 셋의 일부분을 상기 웨이퍼에 선택적으로 리소그래피 하는 단계를 포함하는 스트럭처드 ASIC의 레이어를 리소그래피 하는 방법
2 2
제1항에 있어서, 상기 M 개의 마스크 셋 들 각각은, 배선 및 연결 방법에 따라 상기 스트럭처드 ASIC의 내부 소자를 형성하는 단일 종류의 타일들이 일정한 크기를 가지고 규칙적으로 배열되고, 상기 배열을 구현하는 하나 이상의 N-웰(N-well) 마스크, 폴리(poly) 마스크, 액티브(active) 마스크를 포함하고, 상기 M 개의 마스크 셋 중 제1 내지 제M 마스크 셋에 포함된 타일은 각각 서로 다른 종류인 것을 특징으로 하는 스트럭처드 ASIC의 레이어를 리소그래피 하는 방법
3 3
제2항에 있어서, 상기 N 개의 마스킹 마스크는, 서로 배타적인 특성(즉, 상기 제1 내지 제N 마스크 쌍을 사용하여 상기 웨이퍼에 리소그래피 된 경우 상기 웨이퍼의 모든 위치에 타일들이 배열되도록 디자인됨)을 가지는 것을 특징으로 하는 스트럭처드 ASIC의 레이어를 리소그래피 하는 방법
4 4
제3항에 있어서, 상기 M 개의 마스크 셋은 장변 및 단변을 구비하는 직사각형 모양의 타일들을 구비하고, 상기 각 타일의 장변으로부터 상기 장변 길이의 1 내지 10 퍼센트에 해당하는 영역 및 상기 각 타일의 단변으로부터 상기 단변 길이의 2 내지 20 퍼센트에 해당하는 영역이 동일한 패턴을 가지도록 디자인된 것을 특징으로 하는 스트럭처드 ASIC의 레이어를 리소그래피 하는 방법
5 5
제3항에 있어서, 상기 N개의 마스킹 마스크는, 동일한 종류의 타일들이 인접하여 리소그래피 되도록 디자인된 것을 특징으로 하는 스트럭처드 ASIC의 레이어를 리소그래피 하는 방법
6 6
스트럭처드 ASIC의 레이어를 웨이퍼에 리소그래피 하는데 사용하는 마스크 셋에 있어서, 상기 마스크 셋은 배선 및 연결 방법에 따라 상기 스트럭처드 ASIC의 내부 소자를 형성하는 단일 종류의 타일들이 일정한 크기를 가지고 규칙적으로 배열되고, 상기 배열을 구현하는 하나 이상의 N-웰 마스크, 폴리 마스크, 액티브 마스크를 포함하고, 상기 타일은 장변 및 단변을 구비하는 직사각형의 형태이고, 상기 각 타일의 장변으로부터 상기 장변 길이의 1 내지 10 퍼센트에 해당하는 영역 및 상기 각 타일의 단변으로부터 상기 단변 길이의 2 내지 20 퍼센트에 해당하는 영역이 동일한 패턴을 가지도록 디자인된 것을 특징으로 하는 마스크 셋
7 7
미리 디자인된 스트럭처드 ASIC에 따라 웨이퍼에 리소그래피 하는데 사용하는 서로 다른 마스크 셋들의 일부분을 리소그래피 하는데 사용하는 서로 다른 N개의 마스킹 마스크에 있어서, 상기 마스크 셋은 배선 및 연결 방법에 따라 상기 스트럭처드 ASIC 내부의 소자를 형성하는 단일 종류의 타일들이 일정한 크기를 가지고 규칙적으로 배열되고, 상기 N개의 마스킹 마스크는 같은 종류의 타일들이 인접하여 리소그래피 되도록 디자인되고, 서로 배타적인 특성(즉, 상기 N개의 마스킹 마스크 중 제1 내지 제N 마스킹 마스크를 사용하여 상기 웨이퍼에 리소그래피 된 경우 상기 웨이퍼의 모든 위치에 타일들이 배열되도록 디자인됨)을 가지는 것을 특징으로 하는 서로 다른 N개의 마스킹 마스크
8 8
입력에 따라 목표한 논리 구조를 표현하는 단계; 상기 목표한 논리 구조를 표현할 수 있도록 미리 제작된 서로 다른 M(M은 2 이상의 자연수) 개의 마스크 셋에서 타일의 배치를 선택하는 단계; 및 상기 선택된 타일의 배치에 따라 상기 M 개의 마스크 셋의 타일을 선택적으로 웨이퍼에 리소그래피 하는데 사용되는 서로 다른 N(N은 M보다 작거나 같은 2 이상의 자연수) 개의 마스킹 마스크를 설계하는 단계를 포함하고, 상기 M 개의 마스크 셋 각각은 배선 및 연결 방법에 따라 스트럭처드 ASIC의 내부 소자를 형성하는 단일 종류의 타일들이 일정한 크기를 가지고 규칙적으로 배열되고, 상기 배열을 구현하는 하나 이상의 N-웰 마스크, 폴리 마스크, 액티브 마스크를 포함하며, 상기 M 개의 마스크 셋 중 제1 내지 제M 마스크 셋에 포함된 타일은 각각 서로 다른 종류인 것을 특징으로 하는 스트럭처드 ASIC을 설계하는 방법
9 9
제8항에 있어서, 상기 M 개의 마스크 셋은, 논리 동작을 실행하는 하나 이상의 기능 셀(functional cell)을 포함하는 타일들을 구비하고, 복수개의 기능 셀을 동시에 사용하는 것을 특징으로 하는 스트럭처드 ASIC을 설계하는 방법
10 10
제8항에 있어서, 상기 N 개의 마스킹 마스크는, 같은 종류의 타일들이 인접하여 리소그래피 되도록 디자인되고, 서로 배타적인 특성(즉, 상기 N개의 마스킹 마스크 중 제1 내지 제N 마스킹 마스크를 사용하여 상기 웨이퍼에 리소그래피 된 경우 상기 웨이퍼의 모든 위치에 타일들이 배열되도록 디자인됨)을 가지는 것을 특징으로 하는 스트럭처드 ASIC을 설계하는 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 한국학술진흥재단 KAIST 신진교수지원(기초과학분야) Morphed Regular Architecture: 제로 NRE를 추구하는 저전력 고성능