맞춤기술찾기

이전대상기술

자기 정렬된 트랜치를 갖는 단전자 트랜지스터 및 그제조방법

  • 기술번호 : KST2015161074
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 자기 정렬된 트랜치를 갖는 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 게이트 양측에 자기 정렬된 트랜치를 용이하게 형성함으로써, 게이트 전압에 무관한 터널링 장벽을 재현성 있게 형성할 수 있고, 액티브 영역을 미세 선폭으로 구현하고 소정의 평탄화 공정으로 게이트 커패시턴스를 줄여 양자점의 커패시턴스를 줄임으로써, 상온에서도 단전자 트랜지스터의 동작 특성이 나오는 소자를 구현한 효과가 있다.자기 정렬, 트랜치, 측벽 스페이서, 단전자 트랜지스터, SET
Int. CL H01L 29/775 (2006.01)
CPC H01L 29/7613(2013.01) H01L 29/7613(2013.01) H01L 29/7613(2013.01) H01L 29/7613(2013.01)
출원번호/일자 1020060135425 (2006.12.27)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0800508-0000 (2008.01.28)
공개번호/일자
공고번호/일자 (20080204) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.12.27)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박병국 대한민국 서울특별시 서초구
2 김진호 대한민국 대구 달서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인 서울대학교산학협력재단 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.12.27 수리 (Accepted) 1-1-2006-0972068-80
2 선행기술조사의뢰서
Request for Prior Art Search
2007.08.03 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2007.09.17 수리 (Accepted) 9-1-2007-0056989-62
4 등록결정서
Decision to grant
2007.11.19 발송처리완료 (Completion of Transmission) 9-5-2007-0614042-88
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
SOI 기판의 단결정실리콘층에 소정의 미세패턴으로 정의된 채널 영역을 사이에 두고 일정 거리 이격되어 형성된 소스 및 드레인 영역과;상기 채널 영역 상부에 형성된 게이트 절연막과;상기 게이트 절연막 상부에 형성된 게이트와;상기 게이트 양측에 자기 정렬되어 상기 채널 영역의 두께 방향으로 소정 깊이 형성된 트랜치를 포함하여 구성된 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터
2 2
제 1 항에 있어서,상기 소스 및 드레인 영역 상부에는 각각 LOCOS 절연막층이 더 형성된 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터
3 3
제 2 항에 있어서,상기 각 LOCOS 절연막층 끝단 상부에는 상기 트랜치와 나란하게 형성된 절연막 측벽 스페이서를 더 포함하는 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터
4 4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 트랜치의 깊이는 상기 채널 영역 두께의 1/3~2/3인 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터
5 5
제 4 항에 있어서,상기 채널 영역은 10~50 nm 선폭을 갖는 것을 특징으로 자기 정렬된 트랜치를 갖는 단전자 트랜지스터
6 6
제 5 항에 있어서,상기 소스 및 드레인 영역은 N형 불순물로 도핑되고, 상기 채널 영역은 N형 또는 P형 불순물로 도핑되어 형성된 것을 특징으로 자기 정렬된 트랜치를 갖는 단전자 트랜지스터
7 7
SOI 기판에 액티브 영역을 정의하고 상기 액티브 영역 상부에 게이트 절연막을 형성하는 제 1 단계와;상기 게이트 절연막 상부에 게이트 물질을 증착하는 제 2 단계와;상기 게이트 물질 및 상기 게이트 절연막을 순차적으로 식각하여 게이트를 형성하는 제 3 단계와;상기 구조 전면에 제 1 절연 물질을 증착하고 식각하여 제 1 절연 측벽 스페이서를 형성하는 제 4 단계와;상기 제 1 절연 측벽 스페이서 하단에 소정 깊이로 새부리 모양의 LOCOS 절연막이 형성되도록 LOCOS 공정을 수행하는 제 5 단계와;상기 제 1 절연 측벽 스페이서를 식각하고 노출된 단결정실리콘층에 소정 깊이로 트랜치를 형성하는 제 6 단계를 포함하여 구성된 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
8 8
제 7 항에 있어서,상기 LOCOS 절연막이 상기 제 1 절연 측벽 스페이서의 하단으로 파고드는 깊이는 상기 제 1 절연 측벽 스페이서 하단 길이의 1/2~2/3이고,상기 트랜치의 깊이는 상기 노출된 단결정실리콘층 두께의 1/3~2/3인 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
9 9
제 7 항 또는 제 8 항에 있어서,상기 제 5 단계의 LOCOS 공정을 수행하기 전 또는 상기 LOCOS 공정을 수행한 후에 소스/드레인 영역 형성을 위한 이온주입공정이 진행되는 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
10 10
제 9 항에 있어서,상기 제 1 단계는,상기 액티브 영역 정의로 채널 영역을 10~50 nm 선폭을 갖도록 하고,상기 채널 영역의 선폭 사이에는 절연막을 채우는 평탄화 공정이 더 포함된 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
11 11
SOI 기판에 액티브 영역을 정의하고 상기 액티브 영역 상부에 게이트 절연막을 형성하는 제 1 단계와;상기 게이트 절연막 상부에 게이트 물질을 증착하는 제 2 단계와;상기 게이트 물질 및 상기 게이트 절연막을 순차적으로 식각하여 게이트를 형성하는 제 3 단계와;상기 구조 전면에 제 1 절연 물질을 증착하고 식각하여 제 1 절연 측벽 스페이서를 형성하는 제 4 단계와;상기 구조 전면에 제 2 절연 물질을 증착하고 식각하여 제 2 절연 측벽 스페이서를 형성하는 제 5 단계와;상기 제 2 절연 측벽 스페이서 하단에 새부리 모양의 LOCOS 절연막이 형성되도록 LOCOS 공정을 수행하는 제 6 단계와;상기 제 1 절연 측벽 스페이서를 식각하고 노출된 단결정실리콘층에 소정 깊이로 트랜치를 형성하는 제 7 단계를 포함하여 구성된 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
12 12
제 11 항에 있어서,상기 트랜치의 깊이는 상기 노출된 단결정실리콘층 두께의 1/3~2/3인 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
13 13
제 12 항에 있어서,상기 제 1 절연 물질은 질화물(nitride)이고,상기 제 2 절연 물질은 TEOS인 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
14 14
제 11 항 내지 제 13 항 중 어느 한 항에 있어서,상기 제 6 단계의 LOCOS 공정을 수행하기 전 또는 상기 LOCOS 공정을 수행한 후에 소스/드레인 영역 형성을 위한 이온주입공정이 진행되는 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
15 15
제 14 항에 있어서,상기 제 1 단계에서 SOI 기판에 액티브 영역 형성시 N형 또는 P형 불순물로 채널 도핑 공정을 더 진행하는 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
16 16
제 14 항에 있어서,상기 제 1 단계는,상기 액티브 영역 정의로 채널 영역을 10~50 nm 선폭을 갖도록 하고,상기 채널 영역의 선폭 사이에는 절연막을 채우는 평탄화 공정이 더 포함된 것을 특징으로 하는 자기 정렬된 트랜치를 갖는 단전자 트랜지스터의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.