맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

연속 시간 시그마 델타 변조기를 위한 디지털-아날로그변환기

  • 기술번호 : KST2015160017
  • 담당센터 :
  • 전화번호 :
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 연속 시간 시그마 델타 변조기를 위한 디지털-아날로그 변환기(DAC, Digital to Analog Converter)는 적어도 하나의 커패시터와 클록 주기가 제1 및 제2 시간 구간들로 구성된 클록 신호를 기초로 상기 제1 시간 구간 동안에는 상기 적어도 하나의 커패시터를 충전하고 상기 제2 시간 구간 동안에는 상기 적어도 하나의 커패시터에 충전된 전류의 적어도 일부를 루프 필터에 제공하며, 상기 적어도 하나의 커패시터에 남은 전류 또는 전압이 소정의 기준을 만족시킬 수 있도록 상기 제1 및 제2 시간 구간들을 제어하는 제어부를 포함한다. 따라서 디지털-아날로그 변환기는 클록 신호의 듀티비를 제어하여 입력되는 디지털 신호에 상응하는 아날로그 신호를 적절하게 생성할 수 있다.
Int. CL H03M 3/02 (2006.01) H03M 1/66 (2006.01)
CPC H03M 1/668(2013.01) H03M 1/668(2013.01) H03M 1/668(2013.01) H03M 1/668(2013.01)
출원번호/일자 1020080065318 (2008.07.07)
출원인 지씨티 세미컨덕터 인코포레이티드, 재단법인서울대학교산학협력재단
등록번호/일자 10-1015964-0000 (2011.02.11)
공개번호/일자 10-2010-0005329 (2010.01.15) 문서열기
공고번호/일자 (20110223) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.07.07)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 지씨티 세미컨덕터 인코포레이티드 미국 미국 캘리포니아 ***** 산 호세 **** 링우드
2 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이희범 대한민국 서울 관악구
2 김수환 대한민국 서울 관악구
3 정덕균 대한민국 서울특별시 서초구
4 신우열 대한민국 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 남정길 대한민국 서울특별시 강남구 테헤란로**길 **, 인화빌딩 *층 (삼성동)(특허법인(유한)아이시스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 김수환 서울특별시 송파구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.07.07 수리 (Accepted) 1-1-2008-0487147-14
2 선행기술조사의뢰서
Request for Prior Art Search		 2009.08.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2009.09.14 수리 (Accepted) 9-1-2009-0050913-43
4 의견제출통지서
Notification of reason for refusal		 2010.02.26 발송처리완료 (Completion of Transmission) 9-5-2010-0086272-79
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2010.04.23 수리 (Accepted) 1-1-2010-0262128-40
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2010.05.24 수리 (Accepted) 1-1-2010-0327443-75
7 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2010.06.28 수리 (Accepted) 1-1-2010-0413653-07
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.07.26 수리 (Accepted) 1-1-2010-0479934-56
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.07.26 수리 (Accepted) 1-1-2010-0480055-63
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.07.26 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0480056-19
11 등록결정서
Decision to grant		 2010.11.29 발송처리완료 (Completion of Transmission) 9-5-2010-0542034-94
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
적어도 하나의 커패시터; 및 클록 주기가 제1 및 제2 시간 구간들로 구성된 클록 신호를 기초로 상기 제1 시간 구간 동안에는 상기 커패시터를 충전하고 상기 제2 시간 구간 동안에는 상기 커패시터에 충전된 전류의 적어도 일부를 루프 필터에 제공하며, 상기 커패시터에 남은 전류 또는 전압이 소정의 기준을 만족시킬 수 있도록 상기 제1 및 제2 시간 구간들을 제어하는 제어부를 포함하고, 상기 제어부는 상기 커패시터를 충전하거나 상기 커패시터에 충전된 전류의 적어도 일부를 상기 루프 필터에 제공할 수 있도록 상기 클록 신호를 기초로 상기 커패시터의 적어도 일단을 스위칭하는 스위칭부; 및 상기 커패시터의 전압 또는 전류를 기초로 기준 클록의 듀티비 - 상기 듀티비는 상기 클록 신호의 한 주기에 대한 상기 제1 시간 구간의 비율임 - 를 제어하여, 상기 클록 신호를 생성하는 클록 생성기를 포함하는 연속 시간 시그마 델타 변조기를 위한 디지털-아날로그 변환기(DAC, Digital to Analog Converter)
2 2
제1항에 있어서, 상기 제어부는 상기 제1 및 제2 시간 구간들을 제어하여 상기 적어도 하나의 커패시터에 남은 전류 또는 전압으로 인하여 발생되는 에러를 최소화하는 것을 특징으로 하는 디지털-아날로그 변환기
3 3
제1항에 있어서, 상기 클록 신호는 상기 제1 시간 구간에는 제1 논리 레벨에 상응하고 상기 제2 시간 구간에는 제2 논리 레벨에 상응하는 것을 특징으로 하는 디지털-아날로그 변환기
4 4
삭제
5 5
제1항에 있어서, 상기 제어부는 양자화기로부터 출력된 디지털 신호를 기초로 상기 적어도 하나의 커패시터를 충전하거나 상기 적어도 하나의 커패시터에 충전된 전류의 적어도 일부를 제공하는 것을 특징으로 하는 디지털-아날로그 변환기
6 6
제5항에 있어서, 상기 적어도 하나의 커패시터의 개수가 2 이상인 경우에는 상기 적어도 하나의 커패시터는 병렬로 연결되고, 상기 적어도 하나의 커패시터 각각은 양자화기로부터 출력된 디지털 신호를 기초로 독립적으로 동작되는 것을 특징으로 하는 디지털-아날로그 변환기
7 7
적어도 하나의 커패시터; 및 클록 주기가 제1 및 제2 시간 구간들로 구성된 클록 신호를 기초로 상기 제1 시간 구간 동안에는 상기 커패시터를 충전하고 상기 제2 시간 구간 동안에는 상기 커패시터에 충전된 전류의 적어도 일부를 루프 필터에 제공하며, 상기 커패시터에 남은 전류 또는 전압을 기초로 상기 제1 및 제2 시간 구간들을 제어하는 제어부를 포함하고, 상기 제어부는 상기 커패시터를 충전하거나 상기 커패시터에 충전된 전류의 적어도 일부를 상기 루프 필터에 제공할 수 있도록 상기 클록 신호를 기초로 상기 커패시터의 적어도 일단을 스위칭하는 스위칭부; 및 상기 커패시터의 전압 또는 전류를 기초로 기준 클록의 듀티비 - 상기 듀티비는 상기 클록 신호의 한 주기에 대한 상기 제1 시간 구간의 비율임 - 를 제어하여, 상기 클록 신호를 생성하는 클록 생성기를 포함하는 연속 시간 시그마 델타 변조기를 위한 디지털-아날로그 변환기(DAC, Digital to Analog Converter)
8 8
제7항에 있어서, 상기 제어부는 상기 제1 및 제2 시간 구간들을 제어하여 상기 적어도 하나의 커패시터에 남은 전류 또는 전압으로 인하여 발생되는 에러를 최소화하는 것을 특징으로 하는 디지털-아날로그 변환기
9 9
제7항에 있어서, 상기 클록 신호는 상기 제1 시간 구간에는 제1 논리 레벨에 상응하고 상기 제2 시간 구간에는 제2 논리 레벨에 상응하는 것을 특징으로 하는 디지털-아날로그 변환기
10 10
삭제
11 11
제7항에 있어서, 상기 제어부는 양자화기로부터 출력된 디지털 신호를 기초로 상기 적어도 하나의 커패시터를 충전하거나 상기 적어도 하나의 커패시터에 충전된 전류의 적어도 일부를 제공하는 것을 특징으로 하는 디지털-아날로그 변환기
12 12
제11항에 있어서, 상기 적어도 하나의 커패시터의 개수가 2 이상인 경우에는 상기 적어도 하나의 커패시터는 병렬로 연결되고, 상기 적어도 하나의 커패시터 각각은 양자화기로부터 출력된 디지털 신호를 기초로 독립적으로 동작되는 것을 특징으로 하는 디지털-아날로그 변환기
13 13
적어도 하나의 적분기를 포함하는 루프 필터; 상기 루프 필터로부터 출력된 신호를 기초로 양자화 연산을 수행하여 디지털 신호를 출력하는 양자화기; 및 디지털-아날로그 변환기(DAC, Digital to Analog Converter)를 포함하고, 상기 디지털-아날로그 변환기는 상기 디지털 신호를 기초로 동작되는 적어도 하나의 커패시터; 및 클록 주기가 제1 및 제2 시간 구간들로 구성된 클록 신호를 기초로 상기 제1 시간 구간 동안에는 상기 적어도 하나의 커패시터를 충전하고 상기 제2 시간 구간 동안에는 상기 적어도 하나의 커패시터에 충전된 전류의 적어도 일부를 루프 필터에 제공하며, 상기 적어도 하나의 커패시터에 남은 전류 또는 전압을 기초로 상기 제1 및 제2 시간 구간들을 제어하는 제어부를 포함하고, 상기 제어부는 상기 커패시터를 충전하거나 상기 커패시터에 충전된 전류의 적어도 일부를 상기 루프 필터에 제공할 수 있도록 상기 클록 신호를 기초로 상기 커패시터의 적어도 일단을 스위칭하는 스위칭부와 상기 커패시터의 전압 또는 전류를 기초로 기준 클록의 듀티비 - 상기 듀티비는 상기 클록 신호의 한 주기에 대한 상기 제1 시간 구간의 비율임 - 를 제어하여, 상기 클록 신호를 생성하는 클록 생성기를 포함하는 연속 시간 시그마 델타 변조기
14 14
제13항에 있어서, 상기 적어도 하나의 커패시터의 개수가 2 이상인 경우에는 상기 적어도 하나의 커패시터는 병렬로 연결되고, 상기 적어도 하나의 커패시터 각각은 상기 디지털 신호를 기초로 독립적으로 동작되는 것을 특징으로 하는 연속 시간 시그마 델타 변조기
15 15
제13항에 있어서, 상기 제어부는 상기 제1 및 제2 시간 구간들을 제어하여 상기 적어도 하나의 커패시터에 남은 전류 또는 전압이 소정의 기준을 만족시키는 것을 특징으로 하는 연속 시간 시그마 델타 변조기
16 16
제15항에 있어서, 상기 제어부는 상기 적어도 하나의 커패시터에 남은 전류 또는 전압으로 인하여 발생되는 에러를 최소화하는 것을 특징으로 하는 연속 시간 시그마 델타 변조기
17 17
연속 시간 시그마 델타 변조기를 포함하는 집적 회로(IC, Integrated Circuit)에 있어서, 상기 시그마 델타 변조기는 적어도 하나의 적분기를 포함하는 루프 필터; 상기 루프 필터로부터 출력된 신호를 기초로 디지털 신호를 출력하는 양자화기; 및 디지털-아날로그 변환기(DAC, Digital to Analog Converter)를 포함하고, 상기 디지털-아날로그 변환기는 상기 디지털 신호를 기초로 동작되는 적어도 하나의 커패시터; 및 클록 주기가 제1 및 제2 시간 구간들로 구성된 클록 신호를 기초로 상기 제1 시간 구간 동안에는 상기 적어도 하나의 커패시터를 충전하고 상기 제2 시간 구간 동안에는 상기 적어도 하나의 커패시터에 충전된 전류의 적어도 일부를 루프 필터에 제공하며, 상기 적어도 하나의 커패시터에 남은 전류 또는 전압을 기초로 상기 제1 및 제2 시간 구간들을 제어하는 제어부를 포함하고, 상기 제어부는 상기 커패시터를 충전하거나 상기 커패시터에 충전된 전류의 적어도 일부를 상기 루프 필터에 제공할 수 있도록 상기 클록 신호를 기초로 상기 커패시터의 적어도 일단을 스위칭하는 스위칭부와 상기 커패시터의 전압 또는 전류를 기초로 기준 클록의 듀티비 - 상기 듀티비는 상기 클록 신호의 한 주기에 대한 상기 제1 시간 구간의 비율임 - 를 제어하여, 상기 클록 신호를 생성하는 클록 생성기를 포함하는 집적 회로
18 18
제17항에 있어서, 상기 집적 회로는 이미지 센싱, 적외선 센싱 및 바이오 센싱과 같은 용도로 사용되는 센서 장치와 CDMA(Code Division Multiple Access), GSM(Global System for Mobile telecommunication), WLAN(Wireless Local Area Network), DMB(Digital Multimedia Broadcasting) 및 Bluetooth를 포함하는 무선 수신기 장치에 포함되는 것을 특징으로 하는 집적 회로
19 19
제17항에 있어서, 상기 제어부는 상기 제1 및 제2 시간 구간들을 제어하여 상기 적어도 하나의 커패시터에 남은 전류 또는 전압으로 인하여 발생되는 에러를 최소화하는 것을 특징으로 하는 집적 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.