맞춤기술찾기

이전대상기술

영구적 오류에 강인한 저비용 n 비트 산술논리연산기

  • 기술번호 : KST2014047253
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 마이크로프로세서에서 사용되는 영구적 오류(Permanent fault)에 강인한 산술논리연산기(ALU)에 관한 것이다. 본 발명에서 제공하는 산술논리연산기는 영구적 오류가 발생하더라도 이를 스스로 검출하고 격리시켜 마이크로프로세서의 생산성과 신뢰성을 향상시킨다. 본 발명은 n/2 또는 n/4 비트 산술논리연산기로 n비트 산술논리연산을 수행할 수 있는 기법을 제공하고 이 기법을 바탕으로 산술논리연산기에서의 저비용 오류검출기법과 오류격리기법을 제공한다. n 비트 산술논리연산기는 두 개의 n/2비트 산술논리연산기로 구성되고 상기 n/2비트 산술논리연산기는 각각 두 개의 n/4비트 산술논리연산기로 동작하도록 재구성될 수 있다. 상기 두 개의 n/2비트 산술논리연산장치는 동일한 연산을 수행하여 이중화된 결과를 생산하고 이 결과들을 비교하여 오류를 검출한다. 오류가 발생한 부분은 더 이상 사용되지 않도록 격리되고 나머지 부분은 세 개의 n/4 비트 산술논리연산기로 재구성되어 동작을 계속 수행한다. 본 발명은 오류를 검출하고 제거하기 위해 n 비트 산술논리연산기를 여러 개 사용하던 기존 기법들과는 달리 두 개의 n/2비트 산술논리연산기를 사용함으로써 칩면적 및 에너지 소모 측면에서 효율적이다. 또한 연산과 오류 검출 동작을 동시에 수행함으로써 실시간성을 요구하는 임베디드 시스템에 적용하기 적합하다.
Int. CL G06F 11/26 (2006.01) G06F 7/00 (2006.01)
CPC G06F 11/165(2013.01) G06F 11/165(2013.01)
출원번호/일자 1020110031174 (2011.04.05)
출원인 한국과학기술원
등록번호/일자 10-1181795-0000 (2012.09.05)
공개번호/일자
공고번호/일자 (20120912) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.04.05)
심사청구항수 12

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 홍석인 대한민국 대전광역시 유성구
2 김순태 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이원희 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠빌딩*차 ***호 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.04.05 수리 (Accepted) 1-1-2011-0246744-14
2 선행기술조사의뢰서
Request for Prior Art Search
2012.02.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.03.21 수리 (Accepted) 9-1-2012-0021123-15
4 의견제출통지서
Notification of reason for refusal
2012.03.26 발송처리완료 (Completion of Transmission) 9-5-2012-0175807-30
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.05.21 수리 (Accepted) 1-1-2012-0403420-66
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.05.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0403421-12
7 최후의견제출통지서
Notification of reason for final refusal
2012.06.28 발송처리완료 (Completion of Transmission) 9-5-2012-0376661-75
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.07.23 보정승인 (Acceptance of amendment) 1-1-2012-0585301-54
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.07.23 수리 (Accepted) 1-1-2012-0585299-49
10 등록결정서
Decision to grant
2012.08.29 발송처리완료 (Completion of Transmission) 9-5-2012-0507332-09
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
16 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
17 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
동작방식 및 오류 유무에 따라 입력값을 할당하며, 상기 입력값이 n 비트일 때, 다수개의 n/4 비트 멀티플렉서로 구성되는 입력 재구성 회로; 상기 재구성된 입력값을 사용하여 연산을 수행하며, 네 개의 n/4비트 산술논리연산기로 동작가능한 두 개의 n/2비트 산술논리연산기; 산술논리연산의 종류 및 연산의 입력값을 입력받아 연산 결과값의 상위 n/2 비트 또는 3n/4비트를 출력하며 각 구성요소의 제어신호를 생산하는 결과예측 및 제어회로; 상기 결과예측 및 제어회로의 결과 예측값과 n/2비트 산술논리연산기의 출력값을 입력받아 둘 중 하나를 결과값의 상위 n/2비트 또는 3n/4비트로 채우고 산술논리연산기의 출력값을 결과값의 하위 n/2비트 또는 n/4비트로 채우는 결과재구성회로; 상기 연산을 수행한 두 n/2 비트 또는 n/4 비트 산술논리연산기의 출력값을 서로 비교하여 오류 여부를 판단하는 오류 검출회로; 및 오류 정보가 저장된 오류맵을 포함하는 영구적 오류에 강인한 n 비트 산술논리연산기(n은 짝수)
2 2
제 1항에 있어서, 상기 결과 예측 및 제어회로는, 상기 오류맵에 저장되어 있는 오류 정보를 기반으로 상기 산술논리연산기의 동작방식을 결정하는 것을 특징으로 하는 영구적 오류에 강인한 n 비트 산술논리연산기(n은 짝수)
3 3
제 1항에 있어서,상기 n/2 비트 산술논리연산기는, 오류가 발생하였을 경우, n/4 비트 산술논리연산기로 동작하는 것을 특징으로 하는 영구적 오류에 강인한 n 비트 산술논리연산기(n은 짝수)
4 4
제 1항에 있어서, 상기 n/2 비트 산술논리연산기는, 오류가 발생하지 않을 경우, n/2 비트 산술논리연산기로 동작하는 것을 특징으로 하는 영구적 오류에 강인한 n 비트 산술논리연산기(n은 짝수)
5 5
제 3항에 있어서, 상기 n/4비트 산술논리연산기는, 사용되지 않을 경우 저전력 상태(Low-power State)로 동작되는 것을 특징으로 하는 n 비트 산술논리연산기(n은 짝수)
6 6
오류 발생 유무에 따라 입력값을 결정하는 다수개의 8비트 멀티플렉서로 구성된 입력재구성회로; 두 개의 16비트 산술논리연산기; 오류맵에 저장되어 있는 오류 정보를 기반으로 상기 16 비트 산술논리연산기의 동작방식을 결정하고, 상기 16 비트 산술논리 연산기가 연산을 수행하는 동안 현재 수행중인 연산이 결과를 예측할 수 있는 연산인지를 판단하는 결과예측 및 제어회로; 상기 16 비트 산술논리연산기의 출력값을 통해 결과값의 하위 8비트 또는 16비트를 채우고, 상기 결과 예측회로의 예측 결과와 16비트 산술논리연산기의 출력값 중 하나를 선택하여 결과값의 상위 24비트 또는 16비트를 채워 재구성하는 결과 재구성 회로; 및 상기 연산을 수행한 두 16비트 또는 8비트 산술논리연산기의 출력값을 서로 비교하여 오류 여부를 판단하는 오류 검출회로를 포함하는 영구적 오류에 강인한 32 비트 산술논리연산기
7 7
제 6항에 있어서, 상기 결과예측 및 제어회로는, 상기 오류맵에 저장되어 있는 오류 정보를 기반으로 상기 16 비트 산술논리연산기의 동작방식을 결정하는 것을 특징으로 하는 영구적 오류에 강인한 32비트 산술논리연산기
8 8
제 6항에 있어서, 상기 16 비트 산술논리연산기는, 오류가 발생하였을 경우, 8 비트 산술논리연산기로 동작하는 것을 특징으로 하는 영구적 오류에 강인한 32비트 산술논리연산기
9 9
제 6항에 있어서, 상기 16비트 산술논리연산기는, 오류가 발생하지 않을 경우, 16 비트 산술논리연산기로 동작하는 것을 특징으로 하는 영구적 오류에 강인한 32비트 산술논리연산기
10 10
제 8항에 있어서, 상기 8 비트 산술논리연산기는, 사용되지 않을 경우 저전력 상태(Low-power State)로 동작되는 것을 특징으로 하는 영구적 오류에 강인한 32비트 산술논리연산기
11 11
n 비트 산술논리연산기 내에 구비된 두 개의 n/2 비트 산술논리연산기에 동일한 입력값(A,B)을 입력받아 연산을 수행하는 단계로, 상기 n/2 비트 산술논리연산기의 출력값을 비교하여 상기 n/2 비트 산술논리연산기의 오류 발생 유무를 감지하는 제1 오류 검출 단계; 오류 발생이 감지된 후 두 개의 상기 n/2 비트 산술논리연산기를 네 개의 n/4 비트 산술논리연산기로 동작하도록 한 뒤, 동일한 연산 과정을 상기 오류를 발생시켰을 것으로 예상되는 n/4비트 산술논리연산기와 오류가 발생하지 않은 n/4비트 산술논리연산기에서 수행하고, 수행한 결과를 비교하여 오류가 발생된 위치를 찾는 제1오류 분석 단계; 오류가 발생한 산술연산기를 격리하고 나머지 부분은 리셋하여 상기 입력값의 하위 n/4 비트 단위로 상기 제1오류 검출 단계를 재수행하는 제2오류 검출 단계; 및 상기 제2오류 검출 단계로부터 오류 발생이 확인될 경우, 나머지 n/4비트 산술논리연산기의 결과값을 비교하여 오류가 발생된 위치를 찾는 제2오류 분석 단계를 포함하는 n 비트 산술논리연산기를 이용한 영구적 오류 검출 방법(n=32)
12 12
제 11항에 있어서, 상기 제2오류 검출 단계는, 오류가 검출되었을 경우, 상기 n/2 비트 산술논리연산기를 두 개의 n/4비트 산술논리연산기로 동작하도록 한 뒤, 오류가 발생하지 않은 n/4 비트 산술논리연산기에 동일한 연산을 수행하도록 하는 단계인 것을 특징으로 하는 n 비트 산술논리연산기를 이용한 영구적 오류 검출 방법(n=32)
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.