맞춤기술찾기

이전대상기술

싱글 코어용 캐시 컨트롤러를 이용한 멀티 코어용 캐시 회로, 이를 포함하는 캐시 장치, 반도체 장치 및 캐시 메모리 제어 방법

  • 기술번호 : KST2014047181
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 복수의 코어들을 가지는 멀티 코어 반도체 장치에 포함된 캐시 회로는 캐시 메모리부, 싱글 코어용 캐시 컨트롤러 및 커맨드 처리부를 포함한다. 캐시 메모리부는 복수의 캐시 라인들을 포함하고, 데이터, 태그 정보 및 캐시 라인들의 상태 정보를 저장한다. 싱글 코어용 캐시 컨트롤러는 복수의 코어들 중 캐시 회로와 연결된 코어로부터 수신된 요청 신호에 기초하여 데이터 요청 신호를 제공하고, 데이터 요청 신호에 대응하는 캐시 메모리부의 데이터를 캐시 회로와 연결된 코어에 제공한다. 커맨드 처리부는 외부로부터 입력된 변경 신호에 기초하여 캐시 라인들 중 일부의 상태 정보를 변경하는 상태 변경 신호를 제공하고, 캐시 메모리부에 저장된 데이터 중 일부를 외부로 제공한다.
Int. CL G06F 9/46 (2006.01) G06F 12/00 (2006.01)
CPC G06F 12/0815(2013.01) G06F 12/0815(2013.01)
출원번호/일자 1020100006038 (2010.01.22)
출원인 한국과학기술원
등록번호/일자 10-1043199-0000 (2011.06.15)
공개번호/일자
공고번호/일자 (20110621) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.01.22)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박인철 대한민국 대전 유성구
2 김태환 대한민국 대전광역시 유성구
3 김은찬 대한민국 대전광역시 유성구
4 김봉진 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2010.01.22 수리 (Accepted) 1-1-2010-0045093-51
2 선행기술조사의뢰서
Request for Prior Art Search
2010.11.10 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2010.12.15 수리 (Accepted) 9-1-2010-0075972-70
4 등록결정서
Decision to grant
2011.05.25 발송처리완료 (Completion of Transmission) 9-5-2011-0279620-71
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
복수의 코어들을 가지는 멀티 코어 반도체 장치에 포함되고, 상기 복수의 코어들 중 하나와 연결된 캐시 회로로서,복수의 캐시 라인들을 포함하고, 데이터, 태그 정보 및 상기 캐시 라인들의 상태 정보를 저장하는 캐시 메모리부;상기 복수의 코어들 중 상기 캐시 회로와 연결된 코어로부터 수신된 요청 신호에 기초하여 데이터 요청 신호를 제공하고, 상기 데이터 요청 신호에 대응하는 상기 캐시 메모리부의 데이터를 상기 캐시 회로와 연결된 상기 코어에 제공하는 싱글 코어용 캐시 컨트롤러; 및외부로부터 입력된 변경 신호에 기초하여 상기 캐시 라인들 중 일부의 상태 정보를 변경하는 상태 변경 신호를 제공하고, 상기 캐시 메모리부에 저장된 상기 데이터 중 일부를 상기 외부로 제공하는 커맨드 처리부를 포함하는 멀티 코어용 캐시 회로
2 2
제1항에 있어서, 상기 캐시 라인들의 상태 정보는 상기 캐시 메모리부에 저장된 상기 데이터의 공유 여부와 무관하게 인코딩되는 것을 특징으로 하는 멀티 코어용 캐시 회로
3 3
제1항에 있어서, 상기 데이터 요청 신호 및 상기 상태 변경 신호 중 하나를 선택하여 상기 캐시 메모리부에 제공하는 선택부를 더 포함하는 것을 특징으로 하는 멀티 코어용 캐시 회로
4 4
제3항에 있어서, 상기 캐시 메모리부는,상기 복수의 캐시 라인들을 포함하고 상기 데이터를 저장하는 캐시 메모리; 및상기 태그 정보 및 상기 캐시 라인들의 상태 정보를 저장하는 태그 메모리를 포함하는 것을 특징으로 하는 멀티 코어용 캐시 회로
5 5
제4항에 있어서, 상기 데이터 요청 신호는 상기 캐시 메모리에 저장된 상기 데이터를 요청하는 제1 데이터 요청 신호 및 상기 제1 데이터 요청 신호에 대응하여 상기 태그 메모리를 제어하는 제2 데이터 요청 신호를 포함하고, 상기 상태 변경 신호는 상기 캐시 라인들의 상태 정보를 변경하는 경우 상기 캐시 메모리를 제어하는 제1 상태 변경 신호 및 상기 태그 메모리를 제어하는 제2 상태 변경 신호를 포함하며, 상기 선택부는,상기 제1 데이터 요청 신호 및 상기 제1 상태 변경 신호 중 하나를 선택하여 상기 캐시 메모리에 제공하는 제1 선택기; 및상기 제2 데이터 요청 신호 및 상기 제2 상태 변경 신호 중 하나를 선택하여 상기 태그 메모리에 제공하는 제2 선택기를 포함하는 것을 특징으로 하는 멀티 코어용 캐시 회로
6 6
복수의 코어들을 가지는 멀티 코어 반도체 장치에 포함된 캐시 장치로서,상기 복수의 코어들 중 하나와 각각 연결되고, 상기 연결된 코어로부터 수신된 요청 신호에 기초하여 저장된 데이터를 상기 연결된 코어에 각각 제공하는 복수의 멀티 코어용 캐시 회로들; 및상기 복수의 멀티 코어용 캐시 회로들에 저장된 상기 데이터의 일관성을 유지하는 일관성 관리 회로를 포함하고,상기 복수의 멀티 코어용 캐시 회로들 각각은,복수의 캐시 라인들을 포함하고, 데이터, 태그 정보 및 상기 캐시 라인들의 상태 정보를 저장하는 캐시 메모리부;상기 요청 신호에 기초하여 데이터 요청 신호를 제공하고, 상기 데이터 요청 신호에 대응하는 상기 캐시 메모리부의 데이터를 상기 연결된 코어에 제공하는 싱글 코어용 캐시 컨트롤러; 및상기 일관성 관리 회로로부터 입력된 변경 신호에 기초하여 상기 캐시 라인들 중 일부의 상태 정보를 변경하는 상태 변경 신호를 제공하고, 상기 캐시 메모리부에 저장된 상기 데이터 중 일부를 상기 일관성 관리 회로로 제공하는 커맨드 처리부를 포함하는 멀티 코어용 캐시 장치
7 7
제6항에 있어서, 상기 캐시 라인들의 상태 정보는 상기 캐시 메모리부에 저장된 상기 데이터의 공유 여부와 무관하게 인코딩되는 것을 특징으로 하는 멀티 코어용 캐시 장치
8 8
제6항에 있어서, 상기 데이터 요청 신호 및 상기 상태 변경 신호 중 하나를 선택하여 상기 캐시 메모리부에 제공하는 선택부를 더 포함하는 것을 특징으로 하는 멀티 코어용 캐시 장치
9 9
제6항에 있어서, 상기 일관성 관리 회로는,상기 복수의 멀티 코어용 캐시 회로들의 상기 캐시 메모리부에 저장된 상기 태그 정보 및 상기 상태 정보의 복사본을 각각 저장하는 복수의 태그 메모리들을 포함하는 것을 특징으로 하는 멀티 코어용 캐시 장치
10 10
제9항에 있어서, 상기 복수의 멀티 코어용 캐시 회로들의 상기 캐시 메모리부에 각각 저장된 상기 캐시 라인들의 상태 정보와 상기 일관성 관리 회로의 상기 복수의 태그 메모리들에 각각 저장된 상기 캐시 라인들의 상태 정보의 복사본은 서로 다르게 인코딩된 것을 특징으로 하는 멀티 코어용 캐시 장치
11 11
복수의 코어들을 가지는 멀티 코어 반도체 장치로서,메인 메모리;상기 메인 메모리의 데이터 중에서 일부 데이터를 저장하고, 상기 복수의 코어들 중 하나와 각각 연결되며, 상기 연결된 코어로부터 수신된 요청 신호에 기초하여 상기 저장된 데이터를 상기 연결된 코어에 각각 제공하는 복수의 멀티 코어용 캐시 회로들; 및 상기 복수의 멀티 코어용 캐시 회로들에 저장된 상기 데이터의 일관성을 유지하는 일관성 관리 회로를 포함하는 멀티 코어용 캐시 장치; 및상기 복수의 코어들을 포함하고, 상기 멀티 코어용 캐시 장치를 통해 상기 메인 메모리와 데이터를 주고받는 프로세서를 포함하고,상기 복수의 멀티 코어용 캐시 회로들 각각은,복수의 캐시 라인들을 포함하고, 데이터, 태그 정보 및 상기 캐시 라인들의 상태 정보를 저장하는 캐시 메모리부;상기 요청 신호에 기초하여 데이터 요청 신호를 제공하고, 상기 데이터 요청 신호에 대응하는 상기 캐시 메모리부의 데이터를 상기 연결된 코어에 제공하는 싱글 코어용 캐시 컨트롤러; 및상기 일관성 관리 회로로부터 입력된 변경 신호에 기초하여 상기 캐시 라인들 중 일부의 상태 정보를 변경하는 상태 변경 신호를 제공하고, 상기 캐시 메모리부에 저장된 상기 데이터 중 일부를 상기 일관성 관리 회로로 제공하는 커맨드 처리부를 포함하는 멀티 코어 반도체 장치
12 12
복수의 코어들을 가지는 멀티 코어 반도체 장치에서, 싱글 코어용 캐시 컨트롤러를 이용하여 복수의 캐시 라인들을 포함하는 캐시 메모리를 제어하는 방법으로서,상기 복수의 코어들 중 상기 캐시 메모리와 통신하는 코어로부터 수신된 요청 신호에 기초하여 데이터 요청 신호를 제공하는 단계;상기 캐시 메모리에 저장되고 상기 데이터 요청 신호에 대응하는 데이터를 상기 캐시 메모리와 통신하는 상기 코어에 제공하는 단계;외부로부터 입력된 변경 신호에 기초하여 상태 변경 신호를 제공하여 상기 캐시 라인들 중 일부의 상태 정보를 변경하는 단계; 및상기 캐시 메모리에 저장된 상기 데이터 중 일부를 상기 외부로 제공하는 단계를 포함하는 캐시 메모리 제어 방법
13 13
제12항에 있어서, 상기 캐시 라인들의 상태 정보는 상기 캐시 메모리에 저장된 상기 데이터의 공유 여부와 무관하게 인코딩되는 것을 특징으로 하는 캐시 메모리 제어 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.