맞춤기술찾기

이전대상기술

일관성 관리 방법, 일관성 관리 회로, 이를 포함하는 캐시 장치 및 반도체 장치

  • 기술번호 : KST2014047591
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 멀티 코어 반도체 장치에 구비되는 복수의 코어들과 각각 연결되고 데이터가 저장된 복수의 캐시 라인들을 각각 포함하는 복수의 캐시 메모리의 일관성 관리 방법에서는, 복수의 캐시 라인들에 저장된 데이터 중 일부가 저장된 내부 저장공간을 제공한다. 복수의 코어들 중 하나로부터 요청 신호를 수신한다. 복수의 캐시 메모리의 캐시 라인들 중 요청 신호에 대응하는 요청된 데이터가 저장되어 있는 제1 캐시 라인이 존재하는지 여부 및 요청된 데이터가 내부 저장공간에 저장되어 있는지 여부에 기초하여, 요청 신호를 제공한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 요청된 데이터를 제공한다.
Int. CL G06F 12/08 (2006.01) G06F 9/28 (2006.01) G06F 12/00 (2006.01)
CPC G06F 12/0831(2013.01) G06F 12/0831(2013.01) G06F 12/0831(2013.01)
출원번호/일자 1020100011423 (2010.02.08)
출원인 한국과학기술원
등록번호/일자 10-1092929-0000 (2011.12.06)
공개번호/일자 10-2011-0092014 (2011.08.17) 문서열기
공고번호/일자 (20111212) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.02.08)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박인철 대한민국 대전 유성구
2 김은찬 대한민국 대전광역시 유성구
3 김봉진 대한민국 대전광역시 유성구
4 김태환 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2010.02.08 수리 (Accepted) 1-1-2010-0083482-99
2 의견제출통지서
Notification of reason for refusal
2011.04.18 발송처리완료 (Completion of Transmission) 9-5-2011-0206037-73
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.05.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0399268-36
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.05.27 수리 (Accepted) 1-1-2011-0399291-87
5 등록결정서
Decision to grant
2011.11.30 발송처리완료 (Completion of Transmission) 9-5-2011-0708739-46
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
멀티 코어 반도체 장치에 구비되는 복수의 코어들과 각각 연결되고 데이터가 저장된 복수의 캐시 라인들을 각각 포함하는 복수의 캐시 메모리의 일관성 관리 방법으로서,상기 복수의 캐시 라인들에 저장된 상기 데이터 중 일부가 저장된 내부 저장공간을 제공하는 단계;상기 복수의 코어들 중 하나로부터 요청 신호를 수신하는 단계; 및상기 복수의 캐시 메모리의 상기 캐시 라인들 중 상기 요청 신호에 대응하는 요청된 데이터가 저장되어 있는 제1 캐시 라인이 존재하는지 여부 및 상기 요청된 데이터가 상기 내부 저장공간에 저장되어 있는지 여부에 기초하여, 상기 요청 신호를 제공한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 상기 요청된 데이터를 제공하는 단계를 포함하고,상기 내부 저장공간은 상기 복수의 캐시 메모리와 구별되도록 상기 일관성 관리 방법을 수행하는 일관성 관리 회로의 내부에 제공되고, 상기 캐시 라인들의 상태 정보는 MESI 프로토콜에 기초하여 제공되고, 상기 내부 저장공간에 저장되는 데이터는 수정(Modified) 상태의 캐시 라인에 저장된 데이터이며,상기 제2 캐시 라인에 상기 요청된 데이터를 제공하는 단계는, 상기 제1 캐시 라인이 존재하는지 판단하는 단계; 상기 제1 캐시 라인이 존재하지 않는 경우에, 외부 메모리에서 상기 요청된 데이터를 독출하여 상기 제2 캐시 라인에 저장하고, 상기 제2 캐시 라인의 상태 정보를 배타(E) 상태로 변경하는 단계; 상기 제1 캐시 라인이 존재하는 경우에, 상기 제1 캐시 라인의 상태가 상기 수정 상태인지 판단하고 상기 요청된 데이터가 상기 내부 저장공간에 존재하는지 판단하는 단계; 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태가 아니거나 또는 상기 요청된 데이터가 상기 내부 저장공간에 존재하지 않는 경우에, 캐시간 전송(cache-to-cache transfer)을 통해 상기 제2 캐시 라인에 상기 요청된 데이터를 저장하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 공유(Shared) 상태로 변경하며, 상기 요청된 데이터를 상기 내부 저장공간에 저장하는 단계; 및 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태이며 상기 요청된 데이터가 상기 내부 저장공간에 존재하는 경우에, 상기 내부 저장공간에서 상기 요청된 데이터를 독출하여 상기 제2 캐시 라인에 저장하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 상기 공유 상태로 변경하는 단계를 포함하는 일관성 관리 방법
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
삭제
7 7
삭제
8 8
멀티 코어 반도체 장치에 구비되는 복수의 코어들과 각각 연결되고 데이터가 저장된 복수의 캐시 라인들을 각각 포함하는 복수의 캐시 메모리의 일관성 관리 회로로서,상기 복수의 캐시 라인들에 저장된 상기 데이터 중 일부를 저장하고, 상기 복수의 캐시 메모리와 구별되도록 상기 일관성 관리 회로의 내부에 제공되는 내부 저장공간;상기 복수의 코어들로부터 요청 신호들을 수신하고, 상기 요청 신호들 중 하나를 제공하는 중재부; 및상기 복수의 캐시 메모리의 상기 캐시 라인들 중 상기 제공된 요청 신호에 대응하는 요청된 데이터가 저장되어 있는 제1 캐시 라인이 존재하는지 여부 및 상기 요청된 데이터가 상기 내부 저장공간에 저장되어 있는지 여부에 기초하여, 상기 요청된 데이터를 상기 중재부에 제공하고, 상기 복수의 캐시 메모리들에 저장된 상기 데이터의 일관성을 유지하는 일관성 관리부를 포함하며,상기 중재부는 상기 제공된 요청 신호를 발생한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 상기 요청된 데이터를 제공하고,상기 캐시 라인들의 상태 정보는 MESI 프로토콜에 기초하여 제공되고, 상기 내부 저장공간에 저장되는 데이터는 수정(Modified) 상태의 캐시 라인에 저장된 데이터이며,상기 일관성 관리부는 상기 제1 캐시 라인이 존재하는지 판단하고, 상기 제1 캐시 라인의 상태가 상기 수정 상태인지 판단하며, 상기 요청된 데이터가 상기 내부 저장공간에 존재하는지 판단하여, 상기 제1 캐시 라인이 존재하지 않는 경우에, 외부 메모리에서 상기 요청된 데이터를 독출하여 상기 중재부에 제공하고, 상기 제2 캐시 라인의 상태 정보를 배타(E) 상태로 변경하기 위한 제1 변경 신호를 제공하며, 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태가 아니거나 또는 상기 요청된 데이터가 상기 내부 저장공간에 존재하지 않는 경우에, 캐시간 전송(cache-to-cache transfer)을 통해 상기 제2 캐시 라인에 상기 요청된 데이터를 저장하도록 하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 공유(Shared) 상태로 변경하기 위한 제2 변경 신호를 제공하며, 상기 요청된 데이터를 상기 내부 저장공간에 저장하며, 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태이며 상기 요청된 데이터가 상기 내부 저장공간에 존재하는 경우에, 상기 내부 저장공간에서 상기 요청된 데이터를 독출하여 상기 중재부에 제공하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 상기 공유 상태로 변경하기 위한 상기 제2 변경 신호를 제공하는 일관성 관리 회로
9 9
삭제
10 10
삭제
11 11
삭제
12 12
복수의 코어들을 가지는 멀티 코어 반도체 장치에 포함된 캐시 장치로서,상기 복수의 코어들과 각각 연결되고 데이터가 저장된 복수의 캐시 라인들을 각각 포함하는 복수의 캐시 메모리들; 및상기 복수의 코어들 중 하나로부터 데이터를 요청받고, 상기 복수의 캐시 메모리들의 상기 캐시 라인들 중 상기 요청된 데이터가 저장되어 있는 제1 캐시 라인이 존재하는지 여부 및 상기 요청된 데이터가 내부 저장공간에 저장되어 있는지 여부에 기초하여, 상기 데이터를 요청한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 상기 요청된 데이터를 제공하며, 상기 복수의 캐시 메모리들에 저장된 상기 데이터의 일관성을 유지하는 일관성 관리 회로를 포함하고,상기 일관성 관리 회로는, 상기 복수의 캐시 라인들에 저장된 상기 데이터 중 일부를 저장하고, 상기 복수의 캐시 메모리와 구별되도록 상기 일관성 관리 회로의 내부에 제공되는 상기 내부 저장공간; 상기 복수의 코어들로부터 요청 신호들을 수신하고, 상기 요청 신호들 중 하나를 제공하는 중재부; 및 상기 복수의 캐시 메모리의 상기 캐시 라인들 중 상기 제공된 요청 신호에 대응하는 상기 요청된 데이터가 저장되어 있는 상기 제1 캐시 라인이 존재하는지 여부 및 상기 요청된 데이터가 상기 내부 저장공간에 저장되어 있는지 여부에 기초하여, 상기 요청된 데이터를 상기 중재부에 제공하고, 상기 복수의 캐시 메모리들에 저장된 상기 데이터의 일관성을 유지하는 일관성 관리부를 포함하며, 상기 중재부는 상기 제공된 요청 신호를 발생한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 상기 요청된 데이터를 제공하며, 상기 캐시 라인들의 상태 정보는 MESI 프로토콜에 기초하여 제공되고, 상기 내부 저장공간에 저장되는 데이터는 수정(Modified) 상태의 캐시 라인에 저장된 데이터이며, 상기 일관성 관리부는 상기 제1 캐시 라인이 존재하는지 판단하고, 상기 제1 캐시 라인의 상태가 상기 수정 상태인지 판단하며, 상기 요청된 데이터가 상기 내부 저장공간에 존재하는지 판단하여, 상기 제1 캐시 라인이 존재하지 않는 경우에, 외부 메모리에서 상기 요청된 데이터를 독출하여 상기 중재부에 제공하고, 상기 제2 캐시 라인의 상태 정보를 배타(E) 상태로 변경하기 위한 제1 변경 신호를 제공하며, 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태가 아니거나 또는 상기 요청된 데이터가 상기 내부 저장공간에 존재하지 않는 경우에, 캐시간 전송(cache-to-cache transfer)을 통해 상기 제2 캐시 라인에 상기 요청된 데이터를 저장하도록 하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 공유(Shared) 상태로 변경하기 위한 제2 변경 신호를 제공하며, 상기 요청된 데이터를 상기 내부 저장공간에 저장하며, 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태이며 상기 요청된 데이터가 상기 내부 저장공간에 존재하는 경우에, 상기 내부 저장공간에서 상기 요청된 데이터를 독출하여 상기 중재부에 제공하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 상기 공유 상태로 변경하기 위한 상기 제2 변경 신호를 제공하는 캐시 장치
13 13
삭제
14 14
메인 메모리;상기 메인 메모리의 데이터 중 일부를 저장하고, 상기 저장된 데이터의 일관성을 유지하는 캐시 장치; 및복수의 코어들을 포함하고, 상기 캐시 장치를 통해 상기 메인 메모리와 데이터를 주고받는 프로세서를 포함하고,상기 캐시 장치는,상기 복수의 코어들과 각각 연결되고 상기 메인 메모리의 데이터 중 일부가 저장된 복수의 캐시 라인들을 각각 포함하는 복수의 캐시 메모리들; 및상기 복수의 코어들 중 하나로부터 데이터를 요청받고, 상기 복수의 캐시 메모리들의 상기 캐시 라인들 중 상기 요청된 데이터가 저장되어 있는 제1 캐시 라인이 존재하는지 여부 및 상기 요청된 데이터가 내부 저장공간에 저장되어 있는지 여부에 기초하여, 상기 데이터를 요청한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 상기 요청된 데이터를 제공하며, 상기 복수의 캐시 메모리들에 저장된 상기 데이터의 일관성을 유지하는 일관성 관리 회로를 포함하며,상기 일관성 관리 회로는, 상기 복수의 캐시 라인들에 저장된 상기 데이터 중 일부를 저장하고, 상기 복수의 캐시 메모리와 구별되도록 상기 일관성 관리 회로의 내부에 제공되는 상기 내부 저장공간; 상기 복수의 코어들로부터 요청 신호들을 수신하고, 상기 요청 신호들 중 하나를 제공하는 중재부; 및 상기 복수의 캐시 메모리의 상기 캐시 라인들 중 상기 제공된 요청 신호에 대응하는 상기 요청된 데이터가 저장되어 있는 상기 제1 캐시 라인이 존재하는지 여부 및 상기 요청된 데이터가 상기 내부 저장공간에 저장되어 있는지 여부에 기초하여, 상기 요청된 데이터를 상기 중재부에 제공하고, 상기 복수의 캐시 메모리들에 저장된 상기 데이터의 일관성을 유지하는 일관성 관리부를 포함하며, 상기 중재부는 상기 제공된 요청 신호를 발생한 코어와 연결된 캐시 메모리 내의 제2 캐시 라인에 상기 요청된 데이터를 제공하며, 상기 캐시 라인들의 상태 정보는 MESI 프로토콜에 기초하여 제공되고, 상기 내부 저장공간에 저장되는 데이터는 수정 상태의 캐시 라인에 저장된 데이터이며, 상기 일관성 관리부는 상기 제1 캐시 라인이 존재하는지 판단하고, 상기 제1 캐시 라인의 상태가 상기 수정 상태인지 판단하고 상기 요청된 데이터가 상기 내부 저장공간에 존재하는지 판단하여, 상기 제1 캐시 라인이 존재하지 않는 경우에, 외부 메모리에서 상기 요청된 데이터를 독출하여 상기 중재부에 제공하고, 상기 제2 캐시 라인의 상태 정보를 배타(E) 상태로 변경하기 위한 제1 변경 신호를 제공하며, 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태가 아니거나 또는 상기 요청된 데이터가 상기 내부 저장공간에 존재하지 않는 경우에, 캐시간 전송(cache-to-cache transfer)을 통해 상기 제2 캐시 라인에 상기 요청된 데이터를 저장하도록 하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 공유(Shared) 상태로 변경하기 위한 제2 변경 신호를 제공하며, 상기 요청된 데이터를 상기 내부 저장공간에 저장하며, 상기 제1 캐시 라인이 존재하고 상기 제1 캐시 라인의 상태가 상기 수정 상태이며 상기 요청된 데이터가 상기 내부 저장공간에 존재하는 경우에, 상기 내부 저장공간에서 상기 요청된 데이터를 독출하여 상기 중재부에 제공하고, 상기 제1 및 제2 캐시 라인들의 상태 정보를 상기 공유 상태로 변경하기 위한 상기 제2 변경 신호를 제공하는 멀티 코어 반도체 장치
15 15
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.